基于FPGA的DPD设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第1章 绪论 | 第8-11页 |
| ·研究背景及意义 | 第8-9页 |
| ·国内外研究现状 | 第9-10页 |
| ·论文的内容和结构 | 第10-11页 |
| 第2章 功率放大器及线性化技术 | 第11-26页 |
| ·功放非线性概述 | 第11-14页 |
| ·谐波失真 | 第11-12页 |
| ·互调失真 | 第12-13页 |
| ·交调失真 | 第13页 |
| ·AM/AM 失真和 AM/PM 失真 | 第13-14页 |
| ·功放线性化描述指标 | 第14-17页 |
| ·1dB 压缩点 | 第14-15页 |
| ·ACPR 邻近信道功率泄漏比 | 第15-16页 |
| ·误差矢量幅度（EVM） | 第16-17页 |
| ·非线性功放的行为级模型 | 第17-22页 |
| ·无记忆功放模型 | 第17-18页 |
| ·记忆功放模型 | 第18-22页 |
| ·功率放大器的线性化方法 | 第22-25页 |
| ·本章小结 | 第25-26页 |
| 第3章 自适应数字预失真理论和算法分析 | 第26-32页 |
| ·自适应数字预失真技术 | 第26-27页 |
| ·自适应数字预失真的结构设计 | 第27-28页 |
| ·功放模型 | 第27页 |
| ·直接预失真结构 | 第27-28页 |
| ·间接学习结构 | 第28页 |
| ·自适应算法 | 第28-31页 |
| ·LMS 算法 | 第29页 |
| ·RLS 算法 | 第29-30页 |
| ·QRD_RLS 算法 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第4章 数字预失真 MATLAB 仿真设计 | 第32-41页 |
| ·数字预失真算法框架 | 第32-36页 |
| ·源数据读取模块 | 第32-33页 |
| ·PA 模块 | 第33-34页 |
| ·PD 模块 | 第34-36页 |
| ·记忆多项式的算法设计 | 第36-39页 |
| ·记忆多项式模型 | 第36-37页 |
| ·记忆多项式参数定点 | 第37-39页 |
| ·matlab 算法仿真结果 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第5章 数字预失真的 FPGA 设计及实现 | 第41-61页 |
| ·DPD 总体 FPGA 架构 | 第42-44页 |
| ·PD 模块 | 第44-48页 |
| ·PD 多项式 | 第44-46页 |
| ·PD 多项式参数截位 | 第46-48页 |
| ·前向、反馈数据采集模块 | 第48-53页 |
| ·Trigger monitor 模块 | 第49-51页 |
| ·Trigger generator 模块 | 第51-53页 |
| ·RAM 存储模块 | 第53-54页 |
| ·微处理器模块 | 第54-60页 |
| ·软件流程 | 第54-56页 |
| ·DPD 初始化与中断控制 | 第56-57页 |
| ·DPD 运行状态 | 第57页 |
| ·MB 数据处理和异常控制 | 第57-60页 |
| ·本章小结 | 第60-61页 |
| 第6章 数字预失真硬件平台及测试 | 第61-68页 |
| ·整体框图和硬件结构 | 第61-63页 |
| ·主要模块及功能 | 第63-65页 |
| ·DPD 性能测试 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 第7章 总结及对未来工作的展望 | 第68-70页 |
| ·本文总结 | 第68页 |
| ·下一步工作 | 第68-70页 |
| 参考文献 | 第70-71页 |
| 致谢 | 第71-72页 |
| 附录 1 攻读硕士学位期间发表的论文 | 第72-73页 |
| 附录 2 主要英文缩写语对照表 | 第73页 |
