AES算法的FPGA实现与分析
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-9页 |
| ·课题研究背景和意义 | 第7-8页 |
| ·本文主要工作 | 第8页 |
| ·本文研究内容和组织结构 | 第8-9页 |
| 第二章 AES 算法背景 | 第9-16页 |
| ·AES 算法的整体描述 | 第9-10页 |
| ·AES 算法的描述 | 第10-16页 |
| ·输入和输出 | 第10-12页 |
| ·AES 数学背景 | 第12-16页 |
| 第三章 AES 的总体介绍 | 第16-25页 |
| ·AES 中的基本模块 | 第17-21页 |
| ·密钥扩展算法介绍 | 第21-23页 |
| ·加密密钥表示方式 | 第21页 |
| ·密钥扩展算法 | 第21-23页 |
| ·AES 加密描述 | 第23-24页 |
| ·AES 解密描述 | 第24-25页 |
| 第四章 基本模块的 FPGA 实现 | 第25-35页 |
| ·基本模块实现 | 第26-29页 |
| ·字节替换实现 | 第26-27页 |
| ·行平移实现 | 第27-28页 |
| ·列混合实现 | 第28-29页 |
| ·轮密钥加实现 | 第29页 |
| ·AES 功能子模块实现 | 第29-35页 |
| ·密钥扩展模块 | 第29-31页 |
| ·输入模块 | 第31页 |
| ·数据处理模块 | 第31-32页 |
| ·控制单元模块 | 第32-34页 |
| ·输出模块 | 第34-35页 |
| 第五章 AES IP 核的实现方案 | 第35-46页 |
| ·AES IP 核的总线接口 | 第35-36页 |
| ·三种 AES 实现方案 | 第36-44页 |
| ·基本迭代设计 AES | 第36-39页 |
| ·单级流水线结构 AES | 第39-41页 |
| ·四级流水线结构 AES | 第41-44页 |
| ·输出吞吐量计算 | 第44-46页 |
| 第六章 仿真 | 第46-51页 |
| ·设计流程 | 第46-47页 |
| ·设计实体仿真 | 第47-49页 |
| ·AES IP 核仿真 | 第49-51页 |
| 第七章 总结 | 第51-56页 |
| ·和其他设计的比较 | 第51-52页 |
| ·本文设计的评估 | 第52-54页 |
| ·总结和未来工作 | 第54-56页 |
| 参考文献 | 第56-59页 |
| 发表论文和参加科研情况说明 | 第59-60页 |
| 致谢 | 第60页 |
