| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·论文产生的背景 | 第7-9页 |
| ·几种雷达信号处理板的实现方式 | 第7-9页 |
| ·论文的内容安排 | 第9-11页 |
| 第二章 多核 DSP 与 FPGA 的雷达信号处理板方案设计 | 第11-19页 |
| ·论文相关技术介绍 | 第11-13页 |
| ·SERDES 技术 | 第11-12页 |
| ·VPX 总线 | 第12-13页 |
| ·器件选型 | 第13-16页 |
| ·DSP 芯片的选型 | 第13-15页 |
| ·FPGA 芯片的选型 | 第15-16页 |
| ·设计方案 | 第16-19页 |
| ·设计要求 | 第16-17页 |
| ·信号处理板核心架构 | 第17-19页 |
| 第三章 多核 DSP 与 FPGA 的雷达信号处理板设计 | 第19-49页 |
| ·FPGA 电路设计 | 第19-25页 |
| ·FPGA 电源分配 | 第19-20页 |
| ·FPGA 配置电路 | 第20-21页 |
| ·FPGA 时钟设计 | 第21-23页 |
| ·FPGA 千兆以太网电路设计 | 第23-25页 |
| ·DSP 接口电路设计 | 第25-41页 |
| ·DSP JTAG 电路设计 | 第25-26页 |
| ·DSP 外部存储器接口电路设计 | 第26-29页 |
| ·SRIO 接口技术及设计 | 第29-32页 |
| ·PCIe 接口技术及连接 | 第32-34页 |
| ·DSP Hyperlink 接口技术及电路设计 | 第34-38页 |
| ·DSP 以太网接口电路设计 | 第38-39页 |
| ·DSP 其它部分电路设计 | 第39-41页 |
| ·DSP 时钟电路设计 | 第41-42页 |
| ·电源模块设计 | 第42-49页 |
| 第四章 多核 DSP 与 FPGA 的雷达信号处理板的调试 | 第49-61页 |
| ·DSP 基于 SPI 接口的程序加载调试 | 第49-51页 |
| ·C6000 系列 DSP 的 Boot 模式简介 | 第49-50页 |
| ·TMS320C6678 SPI 加载及多核加载的具体操作示例介绍 | 第50-51页 |
| ·FPGA 千兆以太网 UDP 传输设计 | 第51-61页 |
| ·FPGA 千兆以太网整体设计 | 第51-53页 |
| ·FPGA 千兆以太网 UDP 传输调试 | 第53-61页 |
| 第五章 总结与展望 | 第61-63页 |
| ·本文工作总结 | 第61页 |
| ·新技术展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-67页 |
| 作者在攻读硕士学位期间（合作）的研究成果 | 第67-68页 |
