| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-15页 |
| ·研究背景 | 第9-11页 |
| ·三网融合 | 第9页 |
| ·下一代广播电视网无线系统简介 | 第9-11页 |
| ·LDPC 码的发展历史及现状 | 第11-13页 |
| ·LDPC 码的发展历史 | 第11-12页 |
| ·LDPC 码的发展现状 | 第12-13页 |
| ·课题来源及研究意义 | 第13页 |
| ·论文的研究内容和结构安排 | 第13-15页 |
| 第二章 LDPC 码的构造 | 第15-27页 |
| ·LDPC 码简介 | 第15-18页 |
| ·LDPC 码的构成 | 第15-16页 |
| ·LDPC 码的 Tanner 图 | 第16-18页 |
| ·常见的 LDPC 码构造方法 | 第18-24页 |
| ·R.G.Gallager 构造法 | 第19页 |
| ·Mackay 构造法 | 第19-21页 |
| ·简化编码方法 | 第21-24页 |
| ·NGB-W 系统下的 LDPC 码 | 第24-25页 |
| ·本章小结 | 第25-27页 |
| 第三章 LDPC 码的译码算法 | 第27-35页 |
| ·Gallager 算法 | 第27-31页 |
| ·硬判决译码算法 | 第28-30页 |
| ·概率译码软判决算法 | 第30-31页 |
| ·BP 算法 | 第31-32页 |
| ·NGB-W 系统下的 LDPC 码译码算法 | 第32-34页 |
| ·本章小结 | 第34-35页 |
| 第四章 NGB-W 系统下的 LDPC 译码器 FPGA 实现模型 | 第35-55页 |
| ·LDPC 译码器在 NGB-W 系统中的位置 | 第35页 |
| ·LDPC 译码器处理时序约束 | 第35-37页 |
| ·分析场景 | 第36页 |
| ·FEC 块全串行处理时序约束 | 第36-37页 |
| ·LDPC 码译码器数据定点化及参数的确定 | 第37页 |
| ·LDPC 码译码器设计架构 | 第37-50页 |
| ·实现框图 | 第37-38页 |
| ·控制面 | 第38-42页 |
| ·数据处理面 | 第42-50页 |
| ·架构规划时用到的重要设计思想 | 第50-53页 |
| ·系统建模思想 | 第50页 |
| ·流水线 | 第50-51页 |
| ·乒乓操作 | 第51-52页 |
| ·对存储资源的合理使用 | 第52-53页 |
| ·本章小结 | 第53-55页 |
| 第五章 NGB-W 系统下的 LDPC 码译码器模型仿真 | 第55-67页 |
| ·FPGA 的设计流程 | 第55-57页 |
| ·LDPC 译码器的硬件仿真平台 | 第57页 |
| ·LDPC 译码器单个模块仿真结果 | 第57-62页 |
| ·LDPC 译码器仿真结果及板级仿真结果 | 第62-64页 |
| ·LDPC 译码器仿真结果 | 第62页 |
| ·LDPC 译码器板级仿真结果 | 第62-64页 |
| ·本章小结 | 第64-67页 |
| 第六章 总结与展望 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-73页 |