| 表目录 | 第1-8页 |
| 图目录 | 第8-10页 |
| 摘要 | 第10-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-18页 |
| ·研究背景 | 第12-16页 |
| ·仿真的定义 | 第12页 |
| ·仿真的分类 | 第12-13页 |
| ·仿真的意义 | 第13-14页 |
| ·国内外研究现状 | 第14-16页 |
| ·本文研究内容 | 第16页 |
| ·论文组织结构 | 第16-18页 |
| 第二章 CPU 仿真技术研究 | 第18-27页 |
| ·典型的CPU 仿真技术 | 第18-23页 |
| ·解释执行方法 | 第18-20页 |
| ·动态翻译方法 | 第20-22页 |
| ·两种仿真方法的对比 | 第22-23页 |
| ·系统级CPU 仿真 | 第23-25页 |
| ·CPU 仿真在仿真系统中的位置 | 第23页 |
| ·CPU 仿真组成及工作流程 | 第23-25页 |
| ·系统级CPU 仿真关键问题分析 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 CPU 仿真中的TransCache 管理 | 第27-39页 |
| ·TransCache 管理需要解决的问题 | 第27-28页 |
| ·TransCache 管理的内容 | 第27-28页 |
| ·TransCache 管理的难点 | 第28页 |
| ·TransCache 管理的目标 | 第28页 |
| ·基于分区的TransCache 管理策略 | 第28-34页 |
| ·现有的TransCache 管理算法缺陷 | 第28-30页 |
| ·TransCache 分区管理的设计 | 第30-31页 |
| ·TransCache 分区管理的实现 | 第31-34页 |
| ·细粒度的TransCache 代码一致性处理 | 第34-38页 |
| ·代码一致性和自修改代码 | 第34-35页 |
| ·QEMU 自修改代码检测及处理机制 | 第35-36页 |
| ·细粒度的自修改代码机制 | 第36-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 中断和异常仿真机制研究 | 第39-48页 |
| ·硬件机器上的中断 | 第39-40页 |
| ·中断的分类 | 第39-40页 |
| ·中断和异常的处理 | 第40页 |
| ·中断和异常在CPU 仿真中的特征 | 第40-41页 |
| ·CPU 仿真中中断的特征 | 第40-41页 |
| ·CPU 仿真中异常的特征 | 第41页 |
| ·中断的仿真 | 第41-44页 |
| ·中断延迟处理机制 | 第41-42页 |
| ·中断仿真中的块链 | 第42-44页 |
| ·异常的仿真 | 第44-47页 |
| ·异常仿真机制 | 第44-45页 |
| ·异常指令的定位 | 第45-47页 |
| ·本章小结 | 第47-48页 |
| 第五章 多核平台下的CPU 仿真多线程并行化 | 第48-55页 |
| ·单线程串行的CPU 仿真缺陷 | 第48页 |
| ·多核平台CPU 仿真并行性分析 | 第48-49页 |
| ·多线程并行的CPU 仿真模型 | 第49-51页 |
| ·基于多核的并行线程设计 | 第50-51页 |
| ·并行状态下的线程执行流程 | 第51页 |
| ·超前翻译算法 | 第51-54页 |
| ·超前翻译路径选择算法 | 第51-53页 |
| ·超前翻译任务认领算法 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 第六章 测试与分析 | 第55-60页 |
| ·TransCache 的分区管理算法测试 | 第55-56页 |
| ·测试依据 | 第55页 |
| ·测试方法与测试结果 | 第55页 |
| ·测试结果分析 | 第55-56页 |
| ·异常指令定位效率测试 | 第56-57页 |
| ·测试依据 | 第56页 |
| ·测试方法与测试结果 | 第56-57页 |
| ·测试结果分析 | 第57页 |
| ·仿真并行化测试 | 第57-59页 |
| ·测试依据 | 第57页 |
| ·并行化对基本块miss 率的影响 | 第57-58页 |
| ·并行化对有效执行时间的影响 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 结束语 | 第60-62页 |
| 一、论文工作总结 | 第60页 |
| 二、进一步工作展望 | 第60-62页 |
| 参考文献 | 第62-65页 |
| 作者简历 攻读硕士学位期间完成的主要工作 | 第65-66页 |
| 致谢 | 第66页 |