| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第1章 绪论 | 第9-13页 |
| ·LTE介绍 | 第9-11页 |
| ·LTE发展背景和现状 | 第9-10页 |
| ·LTE性能目标和优势 | 第10-11页 |
| ·通用处理器在无线接入技术的应用 | 第11页 |
| ·论文主要工作及章节安排 | 第11-13页 |
| 第2章 LTE系统上行链路的关键技术和软件开发 | 第13-30页 |
| ·LTE关键技术介绍 | 第13-14页 |
| ·LTE上行链路研究 | 第14-18页 |
| ·LTE上行帧结构和时频资源 | 第14-16页 |
| ·LTE上行DFTs-FDMA系统结构 | 第16-17页 |
| ·LTE上行物理层概述 | 第17-18页 |
| ·LTE PUSCH处理过程 | 第18页 |
| ·通用处理器架构技术的特点和发展 | 第18-20页 |
| ·SIMD指令和多线程技术概述 | 第20-24页 |
| ·Intel SIMD技术和编程优化 | 第20-22页 |
| ·多线程技术的介绍和使用 | 第22-24页 |
| ·基于Intel通用处理器架构的软件开发过程和开发工具 | 第24-28页 |
| ·Intel架构上的软件开发和程序优化设计 | 第24-25页 |
| ·Intel开发工具介绍 | 第25-28页 |
| ·通用处理器架构用于基带处理的可行性和优点 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第3章 LTE PUSCH接收链路关键算法设计 | 第30-42页 |
| ·Intel处理器上实时信号处理的算法设计 | 第30-31页 |
| ·信道估计和均衡 | 第31-34页 |
| ·软解调和Turbo译码 | 第34-38页 |
| ·解速率匹配和HARQ进程处理 | 第38-40页 |
| ·CRC校验 | 第40页 |
| ·本章小结 | 第40-42页 |
| 第4章 PUSCH接收链路的实现与优化 | 第42-61页 |
| ·基于Intel处理器架构的PUSCH接收链路总体设计 | 第42-43页 |
| ·基于通用处理器的实时信号处理的通用优化方法 | 第43-47页 |
| ·基于SIMD指令的优化设计 | 第44-45页 |
| ·程序结构的优化设计 | 第45-46页 |
| ·基于Intel编译器的优化 | 第46-47页 |
| ·解预编码和FFT运算 | 第47-48页 |
| ·Gold码序列生成 | 第48-49页 |
| ·高速并行Turbo译码 | 第49-56页 |
| ·基于SIMD和多线程技术的并行译码结构设计 | 第49-55页 |
| ·译码结构设计结果和分析 | 第55-56页 |
| ·高吞吐率解速率匹配和HARQ进程处理 | 第56-58页 |
| ·PUSCH接收端实现和优化结果分析 | 第58-60页 |
| ·PUSCH接收链路总体优化结果分析 | 第59页 |
| ·误比特率分析 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第5章 结束语 | 第61-63页 |
| ·论文工作总结 | 第61-62页 |
| ·论文进一步研究方向 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 致谢 | 第65-66页 |
| 攻读学位期间发表的学术论文 | 第66页 |