MPEG-2_DS3双向适配系统的设计与研究
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-14页 |
| 第1章 绪论 | 第14-18页 |
| ·国内外发展现状 | 第14-15页 |
| ·课题的意义及背景 | 第15页 |
| ·课题的研究内容 | 第15-18页 |
| 第2章 数字电视原理与DS3标准 | 第18-28页 |
| ·数字电视原理 | 第18-24页 |
| ·数字通信系统原理 | 第18页 |
| ·数字电视标准 | 第18-19页 |
| ·MPEG-2标准 | 第19-20页 |
| ·传输流标准 | 第20-23页 |
| ·ASI接口标准 | 第23-24页 |
| ·SDH标准 | 第24-26页 |
| ·DS3标准 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 适配系统的总体设计 | 第28-31页 |
| ·设计要求 | 第28页 |
| ·系统的总体框图 | 第28-30页 |
| ·VIRTEX-5系列FPGA | 第30页 |
| ·本章小结 | 第30-31页 |
| 第4章 适配系统发送端设计 | 第31-46页 |
| ·发送端数据ASI接口方案 | 第32页 |
| ·发送端异步FIFO设计 | 第32-35页 |
| ·发送端速率匹配方案 | 第35页 |
| ·DS3成帧模块 | 第35-42页 |
| ·开销的处理过程 | 第38-39页 |
| ·净荷区的处理过程 | 第39-42页 |
| ·PCR校正模块 | 第42-45页 |
| ·PCR校正原理 | 第42-43页 |
| ·PCR校正过程 | 第43-45页 |
| ·本章小结 | 第45-46页 |
| 第5章 适配系统接收端设计 | 第46-60页 |
| ·DS3帧的同步定位处理 | 第46-50页 |
| ·子帧同步定位处理 | 第47-48页 |
| ·复帧同步定位处理 | 第48-49页 |
| ·子帧同步和复帧同步的逻辑合理化处理 | 第49-50页 |
| ·DS3解帧过程 | 第50-51页 |
| ·开销处理和奇偶校验 | 第51页 |
| ·净荷处理 | 第51-59页 |
| ·TS包同步 | 第52-53页 |
| ·空包删除模块 | 第53页 |
| ·速率匹配模块 | 第53-54页 |
| ·切换逻辑模块 | 第54-55页 |
| ·ASI信号生成模块 | 第55-56页 |
| ·8B/10B编码 | 第56-59页 |
| ·本章小结 | 第59-60页 |
| 第6章 适配系统的支撑模块设计 | 第60-78页 |
| ·DS3接口的硬件设计 | 第60-75页 |
| ·芯片介绍 | 第60-61页 |
| ·物理通道的实现 | 第61-63页 |
| ·芯片的控制设置 | 第63-65页 |
| ·芯片的访问时序逻辑 | 第65-72页 |
| ·适配系统的故障兼容功能 | 第72-73页 |
| ·适配系统的人机接口 | 第73-75页 |
| ·全局时钟模块(CLOCK模块)设计 | 第75-77页 |
| ·FPGA内部主时钟CLK100 | 第76页 |
| ·DS3154芯片接收端恢复时钟RCLK1_A | 第76页 |
| ·DS3成帧时钟CLK44736 | 第76页 |
| ·时钟CLK27、CLK270 | 第76-77页 |
| ·本章小结 | 第77-78页 |
| 第7章 测试结果和结论 | 第78-89页 |
| ·DS3154芯片的设置和读取时序实际测试结果 | 第79-81页 |
| ·发送端实际测试结果 | 第81-83页 |
| ·DS3子帧同步、复帧同步时序实际测试结果 | 第83-86页 |
| ·接收端DS3码流的实际测试结果 | 第86-88页 |
| ·PCR抖动处理结果 | 第88页 |
| ·本章小结 | 第88-89页 |
| 第8章 全文总结与展望 | 第89-91页 |
| ·全文工作总结 | 第89-90页 |
| ·后续研究展望 | 第90-91页 |
| 参考文献 | 第91-95页 |
| 致谢 | 第95-96页 |
| 攻读硕士学位期间发表的论文及获得的专利 | 第96-97页 |
| 学位论文评阅及答辩情祝表 | 第97页 |
