| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·国内外测试技术研究现状 | 第7-9页 |
| ·SDH 测试技术 | 第7-8页 |
| ·GE 测试技术 | 第8-9页 |
| ·研究背景及其意义 | 第9-10页 |
| ·论文内容安排 | 第10-11页 |
| 第二章 通信协议基本原理与现有网络测试仪功能 | 第11-23页 |
| ·SDH 基本原理 | 第11-13页 |
| ·SDH 概述 | 第11-12页 |
| ·STM-N 的帧结构 | 第12页 |
| ·SDH 的复用映射 | 第12-13页 |
| ·HDLC 基本原理 | 第13-17页 |
| ·HDLC 概述 | 第13-14页 |
| ·HDLC 的链路结构 | 第14-15页 |
| ·HDLC 的帧结构 | 第15-16页 |
| ·HDLC 的帧类型 | 第16-17页 |
| ·GE 基本原理 | 第17-20页 |
| ·GE 概述 | 第17-18页 |
| ·物理层 | 第18-19页 |
| ·MAC 层 | 第19-20页 |
| ·现有网络测试仪功能对比及分析 | 第20-23页 |
| 第三章 多功能网络测试仪的硬件方案设计 | 第23-41页 |
| ·多功能网络测试仪的功能 | 第23-24页 |
| ·测试仪硬件平台的总体方案设计 | 第24-30页 |
| ·光电转换模块 | 第25-26页 |
| ·SDH 线路接口模块 | 第26-28页 |
| ·GE 控制模块 | 第28-29页 |
| ·测试数据处理器 | 第29页 |
| ·AAL5 处理模块 | 第29-30页 |
| ·PCI 接口转换模块 | 第30页 |
| ·微机控制模块 | 第30页 |
| ·SDH 及AAL5 芯片硬件设计 | 第30-35页 |
| ·光电模块硬件设计 | 第30-31页 |
| ·SDH 线路接口芯片硬件设计 | 第31-33页 |
| ·AAL5 芯片硬件设计 | 第33-35页 |
| ·测试数据处理器硬件设计 | 第35-41页 |
| ·芯片的选择 | 第35-36页 |
| ·配置电路设计 | 第36-38页 |
| ·电源滤波电路设计 | 第38-41页 |
| 第四章 GE 载荷与 HDLC 分组处理模块方案设计 | 第41-55页 |
| ·测试数据处理器的整体方案设计 | 第41-44页 |
| ·GE 载荷处理模块设计 | 第44-51页 |
| ·GE 载荷处理模块组成及功能 | 第44-45页 |
| ·GE 测试模块 | 第45-47页 |
| ·时延数据处理模块 | 第47-49页 |
| ·逻辑控制单元 | 第49-50页 |
| ·PoS-PHY Level 3 接口模块 | 第50-51页 |
| ·HDLC 分组处理模块设计 | 第51-55页 |
| ·HDLC 分组处理模块结构框图及功能 | 第51-52页 |
| ·发送方向模块设计 | 第52-53页 |
| ·接收方向模块设计 | 第53-55页 |
| 第五章 HDLC 分组处理模块的 FPGA 设计与仿真验证 | 第55-77页 |
| ·Altera FPGA 开发环境与设计流程 | 第55-56页 |
| ·Altera FPGA 开发环境 | 第55页 |
| ·FPGA 设计流程 | 第55-56页 |
| ·发送方向的FPGA 设计与仿真验证 | 第56-68页 |
| ·发送方向实现方案及功能简介 | 第56-57页 |
| ·HDLC 帧生成模块 | 第57-66页 |
| ·优先级调度模块 | 第66-68页 |
| ·接收方向的FPGA 设计与仿真验证 | 第68-74页 |
| ·接收方向实现方案及功能简介 | 第68-69页 |
| ·帧分类处理模块 | 第69-71页 |
| ·HDLC 帧处理模块 | 第71-74页 |
| ·HDLC 分组处理模块整体仿真验证 | 第74-77页 |
| 结束语 | 第77-79页 |
| 致谢 | 第79-81页 |
| 参考文献 | 第81-83页 |
| 作者在读期间研究成果 | 第83-84页 |