基于视频压缩算法的硬件模板设计和可重构阵列架构研究
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-12页 |
| 第一章 绪论 | 第12-33页 |
| ·视频压缩标准概述 | 第12-16页 |
| ·MPEG-2 标准 | 第13-14页 |
| ·H.264 标准 | 第14-15页 |
| ·AVS 标准 | 第15-16页 |
| ·视频压缩算法的实现方案分析 | 第16-18页 |
| ·可重构计算技术的研究现状 | 第18-31页 |
| ·可重构计算系统的分类 | 第19-21页 |
| ·可重构阵列的粒度 | 第21-23页 |
| ·粗粒度可重构阵列的架构研究 | 第23-31页 |
| ·本论文的工作 | 第31-33页 |
| ·课题来源与研究意义 | 第31页 |
| ·论文主要内容 | 第31-32页 |
| ·论文章节安排 | 第32-33页 |
| 第二章 可重构多媒体处理器REMUS 介绍 | 第33-41页 |
| ·REMUS 系统结构介绍 | 第33-34页 |
| ·可重构处理单元RPU 介绍 | 第34-39页 |
| ·PE 阵列 | 第35-36页 |
| ·数据流控制机制 | 第36-37页 |
| ·配置流控制机制 | 第37-39页 |
| ·可重构编译器REMUS Compiler 介绍 | 第39-40页 |
| ·可重构软件编译器的研究难点 | 第39页 |
| ·可重构编译器流程 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第三章 视频压缩算法硬件模板设计 | 第41-61页 |
| ·多媒体算法模板库介绍 | 第41-42页 |
| ·设计硬件模板的必要性 | 第42页 |
| ·硬件模板设计流程 | 第42-43页 |
| ·视频压缩子算法选择 | 第43-45页 |
| ·AVS 硬件模板设计 | 第45-53页 |
| ·反变换 | 第45-47页 |
| ·像素插值 | 第47-50页 |
| ·边界滤波 | 第50-53页 |
| ·MPEG-2 硬件模板设计 | 第53-56页 |
| ·反量化 | 第53-55页 |
| ·像素插值 | 第55-56页 |
| ·H.264 硬件模板设计 | 第56-58页 |
| ·反变换 | 第56-58页 |
| ·模板功能验证 | 第58-59页 |
| ·模板性能测试 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第四章 可重构阵列架构研究 | 第61-74页 |
| ·RCA 在视频压缩算法应用中存在的问题 | 第61-62页 |
| ·可重构阵列架构研究思路 | 第62页 |
| ·V-RCA 整体结构研究 | 第62-63页 |
| ·PE 阵列 | 第63-66页 |
| ·处理单元 | 第63-65页 |
| ·互联结构 | 第65-66页 |
| ·数据存储与传输 | 第66-70页 |
| ·本地数据存储器 | 第67页 |
| ·临时数据寄存器文件 | 第67-68页 |
| ·数据分发单元 | 第68-69页 |
| ·数据拼接单元 | 第69-70页 |
| ·流水线设计 | 第70-71页 |
| ·控制机制 | 第71-72页 |
| ·配置机制 | 第72-73页 |
| ·本章小结 | 第73-74页 |
| 第五章 V-RCA 硬件建模与仿真 | 第74-80页 |
| ·算法映射实例分析 | 第74-76页 |
| ·硬件模型功能验证 | 第76页 |
| ·硬件模型仿真结果 | 第76-77页 |
| ·原型实现与性能比较 | 第77-79页 |
| ·综合结果 | 第77-78页 |
| ·性能比较 | 第78-79页 |
| ·本章小结 | 第79-80页 |
| 第六章 结束语 | 第80-82页 |
| ·主要工作与创新点 | 第80-81页 |
| ·主要工作 | 第80页 |
| ·创新点 | 第80-81页 |
| ·后续研究工作 | 第81-82页 |
| 参考文献 | 第82-86页 |
| 致谢 | 第86-87页 |
| 附录 | 第87-90页 |
| 攻读硕士学位期间已发表或录用的论文 | 第90-93页 |
| 附件 | 第93页 |
