| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-12页 |
| ·课题来源 | 第8-9页 |
| ·图像处理技术 | 第9-10页 |
| ·基于FPGA图像处理的应用情况 | 第10-11页 |
| ·论文研究内容 | 第11-12页 |
| 2 FPGA在图像并行处理中的应用 | 第12-27页 |
| ·FPGA的发展 | 第12-16页 |
| ·Xilinx-FPGA的DSP硬件资源 | 第16-21页 |
| ·system generator | 第21-24页 |
| ·硬件协仿真介绍 | 第21-22页 |
| ·硬件时钟模式 | 第22-24页 |
| ·FPGA系统设计原则 | 第24页 |
| ·图像并行处理技术 | 第24-27页 |
| ·图像并行处理技术的基本概念 | 第24-25页 |
| ·并行算法 | 第25-27页 |
| 3 车牌识别算法理论基础 | 第27-35页 |
| ·车牌定位 | 第27页 |
| ·基于直方图均衡的二值化 | 第27-29页 |
| ·字符分割 | 第29-30页 |
| ·字符归一化 | 第30-31页 |
| ·字符识别 | 第31-35页 |
| 4 车牌图像处理算法的FPGA并行实现 | 第35-62页 |
| ·二值化的FPGA实现 | 第36-39页 |
| ·构造并行算法实现字符分割 | 第39-49页 |
| ·串行实现分析 | 第39页 |
| ·基于system generator串行实现模型的建立 | 第39-43页 |
| ·并行算法的两种途径 | 第43页 |
| ·在串行算法中挖掘潜在的并行性 | 第43-45页 |
| ·重新设计新的算法避免行列顺序转换 | 第45-48页 |
| ·子模块分析 | 第48页 |
| ·资源共享 | 第48-49页 |
| ·基于并行阵列结构的字符归一化算法的实现 | 第49-54页 |
| ·实现方法分析 | 第49-51页 |
| ·并行阵列结构实现偏移坐标以及基准坐标 | 第51-52页 |
| ·并行阵列结构同时获得四个相邻像素 | 第52-53页 |
| ·硬件实现结果 | 第53-54页 |
| ·神经网络识别算法的并行实现 | 第54-62页 |
| ·神经网络识别的建模分析 | 第54-56页 |
| ·并行阵列结构的乘累加子模型 | 第56-59页 |
| ·传递函数模型 | 第59-60页 |
| ·汉字识别与字母数字识别的复用 | 第60页 |
| ·结果输出模块 | 第60-62页 |
| 5 硬件仿真结果以及优化 | 第62-71页 |
| ·硬件仿真平台 | 第62-63页 |
| ·关键路径 | 第63-64页 |
| ·Timing analysis优化关键路径 | 第64-69页 |
| ·Timing analysis界面 | 第64-66页 |
| ·利用Timing analysis优化系统性能 | 第66-68页 |
| ·优化结果 | 第68-69页 |
| ·硬件协同仿真 | 第69-71页 |
| 结论 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 攻读硕士学位期间发表学术论文情况 | 第74-75页 |
| 致谢 | 第75-76页 |