| 摘要 | 第1-9页 |
| Abstract | 第9-10页 |
| 附图索引 | 第10-12页 |
| 附表索引 | 第12-13页 |
| 第1章 绪论 | 第13-17页 |
| ·课题研究背景及研究意义 | 第13-15页 |
| ·本论文的主要研究内容 | 第15页 |
| ·本论文的组织结构 | 第15-17页 |
| 第2章 GSM数字移动通信系统 | 第17-28页 |
| ·GSM系统的体系结构 | 第17-19页 |
| ·GSM系统的信道 | 第19-20页 |
| ·GSM的业务选择 | 第20-21页 |
| ·GSM的短消息业务 | 第21-28页 |
| ·短消息业务的特点 | 第22-23页 |
| ·点到点短消息协议 | 第23-24页 |
| ·短消息的传输 | 第24-25页 |
| ·移动台收/发短消息的过程 | 第25-28页 |
| 第3章 GSM模块M22的外围电路设计及短消息的实现 | 第28-36页 |
| ·M22通信模块电路 | 第28-31页 |
| ·M22模块的功能结构 | 第28页 |
| ·M22模块的对外接口电路 | 第28-30页 |
| ·M22模块的外围电路设计 | 第30-31页 |
| ·M22模块的初始化 | 第31页 |
| ·短消息的控制模式 | 第31-32页 |
| ·相关的GSM AT指令 | 第32-33页 |
| ·PDU数据格式分析 | 第33-35页 |
| ·PDU简介 | 第33-34页 |
| ·利用通信模块实现短消息 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第4章 短消息数据传输性能分析 | 第36-49页 |
| ·无线数据通信网的网络模型 | 第37页 |
| ·短消息传输时延分布 | 第37-39页 |
| ·基于排队论的数据传输拥塞控制数学模型的建立 | 第39-42页 |
| ·短消息业务中心排队模型分析 | 第42-47页 |
| ·短消息业务中心SMSC模型的建立 | 第43页 |
| ·参数介绍 | 第43-44页 |
| ·模型分析 | 第44-45页 |
| ·仿真分析 | 第45-47页 |
| ·拥塞控制模型的选取 | 第47页 |
| ·本章小结 | 第47-49页 |
| 第5章 数据传输系统的纠错编码 | 第49-61页 |
| ·信道纠错编码的基本原理 | 第50页 |
| ·卷积码编码器 | 第50-51页 |
| ·卷积码纠错编码的模型 | 第51-54页 |
| ·卷积码的树图描述 | 第53-54页 |
| ·卷积码的网格图和状态图表示 | 第54页 |
| ·卷积码的译码 | 第54-59页 |
| ·卷积码的最大似然译码 | 第55-56页 |
| ·卷积码的Viterbi译码基础 | 第56-57页 |
| ·卷积码的Vitethi译码算法 | 第57-59页 |
| ·计算机仿真结果 | 第59页 |
| ·本章小结 | 第59-61页 |
| 第6章 信道纠错编码的DSP实现 | 第61-77页 |
| ·DSP芯片TMS320C5402简介 | 第61-63页 |
| ·特点 | 第61页 |
| ·CPU状态和控制寄存器 | 第61-62页 |
| ·存储器 | 第62-63页 |
| ·片内外围设备 | 第63页 |
| ·纠错编码的硬件系统设计 | 第63-69页 |
| ·硬件系统结构 | 第64页 |
| ·电源设计与电平转换电路 | 第64-65页 |
| ·时钟设计 | 第65-66页 |
| ·复位电路设计 | 第66-67页 |
| ·存储器的设计 | 第67-69页 |
| ·JTAG接口设计 | 第69页 |
| ·纠错编码的软件系统设计 | 第69-75页 |
| ·卷积码的软件编程 | 第69-72页 |
| ·Viterbi译码软件编程 | 第72-75页 |
| ·仿真分析 | 第75-76页 |
| ·本章小结 | 第76-77页 |
| 总结与展望 | 第77-79页 |
| 参考文献 | 第79-83页 |
| 致谢 | 第83-84页 |
| 附录:发表的学术论文目录 | 第84页 |