双CPU冗余通信控制系统的研究与实现
摘要 | 第1-4页 |
Abstract | 第4-8页 |
第一章 绪论 | 第8-12页 |
·课题研究背景及意义 | 第8页 |
·双CPU 冗余技术概况 | 第8-9页 |
·机载数据总线发展概括 | 第9-10页 |
·论文研究内容及论文结构 | 第10-12页 |
·论文的研究内容 | 第10-11页 |
·论文结构安排 | 第11-12页 |
第二章 DSP 原理及CCS 开发环境 | 第12-20页 |
·DSP 原理 | 第12-13页 |
·TMS320F2812 功能介绍及特点 | 第13-18页 |
·TMS320F2812 的功能和特点 | 第13-15页 |
·ADC 模块 | 第15-16页 |
·eCAN 模块 | 第16-17页 |
·XINTF 模块 | 第17-18页 |
·CCS 开发环境 | 第18-19页 |
·本章小结 | 第19-20页 |
第三章 双CPU 冗余和差错控制关键技术研究 | 第20-36页 |
·双CPU 冗余技术研究 | 第20-23页 |
·有第三方参与冗余方式 | 第20-21页 |
·“冷备份”冗余方式 | 第21页 |
·“热备份”冗余方式 | 第21-22页 |
·改进后的双CPU 冗余方式 | 第22-23页 |
·双CPU 冗余的关键技术研究 | 第23-30页 |
·信息同步 | 第23-26页 |
·主备CPU 同步算法 | 第25页 |
·抢占式CPU 同步算法 | 第25-26页 |
·故障检测 | 第26-29页 |
·表决式冗余故障检测方法 | 第26-27页 |
·基于解析冗余的双CPU 故障检测算法 | 第27-29页 |
·无扰动切换 | 第29-30页 |
·机载通信差错控制理论研究 | 第30-35页 |
·差错控制理论 | 第30-31页 |
·线性分组码理论基础 | 第31-34页 |
·线性分组码的编码 | 第32-33页 |
·线性分组码的译码 | 第33-34页 |
·汉明码 | 第34-35页 |
·汉明码编码 | 第34-35页 |
·汉明码译码 | 第35页 |
·本章小结 | 第35-36页 |
第四章 双CPU 冗余通信控制系统的DSP 实现 | 第36-56页 |
·双CPU 冗余通信控制系统整体架构 | 第36-39页 |
·双CPU 冗余通信控制系统功能分析 | 第37页 |
·双CPU 冗余通信控制系统方案设计 | 第37-39页 |
·双CPU 冗余通信控制系统模块化硬件设计 | 第39-44页 |
·CPU 同步子模块 | 第39-41页 |
·系统输入采集子模块 | 第41-43页 |
·冗余切换子模块硬件设计 | 第43-44页 |
·双CPU 冗余通信控制系统模块化软件设计 | 第44-54页 |
·软件总体设计 | 第44-46页 |
·CPU 同步软件设计 | 第46-48页 |
·抢占式同步算法实现 | 第46-47页 |
·数据交换 | 第47-48页 |
·数据采集软件设计 | 第48-49页 |
·故障检测软件 | 第49-52页 |
·CPU 模块自检 | 第49-50页 |
·基于解析冗余的双CPU 故障检测算法实现 | 第50-52页 |
·数据处理软件 | 第52-54页 |
·冗余切换 | 第52-53页 |
·功率控制 | 第53-54页 |
·本章小结 | 第54-56页 |
第五章 通信模块设计与实现 | 第56-66页 |
·MIL-STD-1553B 总线介绍 | 第56-57页 |
·1553B 通信模块接口电路设计 | 第57-61页 |
·增强型Mini-ACE 结构与原理 | 第57-59页 |
·通信接口电路设计 | 第59-60页 |
·系统实物详图及软件调试界面 | 第60-61页 |
·混合纠错方法的软件实现 | 第61-63页 |
·混合纠错编码实现 | 第61-62页 |
·混合纠错译码实现 | 第62-63页 |
·汉明码的Matlab 性能仿真 | 第63-65页 |
·汉明码仿真模型搭建 | 第63-64页 |
·仿真结果及性能分析 | 第64-65页 |
·本章小结 | 第65-66页 |
第六章 总结与展望 | 第66-68页 |
·全文总结 | 第66页 |
·展望 | 第66-68页 |
致谢 | 第68-70页 |
参考文献 | 第70-72页 |
作者在读期间研究成果 | 第72-73页 |
附录A | 第73-74页 |
附录B | 第74-75页 |
附录C | 第75-76页 |
附录D | 第76-77页 |