RS码软判决译码算法研究及其SOPC技术实现
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-14页 |
| ·引言 | 第8-10页 |
| ·信道编码定理 | 第8-9页 |
| ·RS码的提出及发展 | 第9-10页 |
| ·RS码的应用 | 第10页 |
| ·硬判决与软判决的定义 | 第10-11页 |
| ·本文研究内容 | 第11-14页 |
| 第二章 RS码及其译码算法概述 | 第14-26页 |
| ·RS码简介 | 第14-16页 |
| ·RS码特性 | 第14页 |
| ·RS码时域与频域构造 | 第14-16页 |
| ·RS码硬判决译码算法 | 第16-23页 |
| ·伯利坎普迭代译码算法 | 第17-18页 |
| ·欧几里德译码算法 | 第18-20页 |
| ·RS码的硬判决译码纠错性能 | 第20-22页 |
| ·错误和删除的纠正 | 第22-23页 |
| ·RS码软判决译码算法 | 第23-26页 |
| ·广义最小距离译码算法 | 第23-24页 |
| ·Chase系列算法 | 第24-25页 |
| ·自适应置信度传播译码算法 | 第25-26页 |
| 第三章 RS码软判决译码算法性能和复杂度分析 | 第26-38页 |
| ·Chase2软判决译码算法 | 第26-30页 |
| ·伽罗华域运算的实现 | 第26-27页 |
| ·Chase2软判决译码算法步骤 | 第27-28页 |
| ·Chase2软判决译码算法性能 | 第28-30页 |
| ·Chase2软判决译码算法复杂度 | 第30页 |
| ·基于信噪比估计的置换位数可变软判决译码算法 | 第30-32页 |
| ·算法改进依据 | 第30-31页 |
| ·二阶四阶矩信噪比估计 | 第31页 |
| ·改进算法性能 | 第31-32页 |
| ·ABP软判决译码算法 | 第32-38页 |
| ·伽罗华域的矩阵表示2_5 | 第32-33页 |
| ·ABP软判决译码算法步骤 | 第33-35页 |
| ·ABP-BM软判决算法性能 | 第35页 |
| ·ABP软判决算法复杂度 | 第35-38页 |
| 第四章 Nios II软核介绍 | 第38-46页 |
| ·FPGA, SOC和SOPC简介 | 第38-41页 |
| ·FPGA原理 | 第38页 |
| ·SOC技术 | 第38-40页 |
| ·SOPC技术 | 第40-41页 |
| ·Nios II软核SOPC系统 | 第41-42页 |
| ·Nios II软核处理器概述 | 第41-42页 |
| ·Nios II软核处理器系统 | 第42页 |
| ·Nios II软核处理器系统开发 | 第42-46页 |
| ·硬件开发环境 | 第42-43页 |
| ·软件开发环境 | 第43-44页 |
| ·Nios II软核处理器系统开发流程 | 第44-46页 |
| 第五章 Chase2软译码算法的SOPC技术实现 | 第46-64页 |
| ·应用背景 | 第46-47页 |
| ·气体感知节点硬件平台设计 | 第47-50页 |
| ·硬件平台原理框图 | 第47页 |
| ·硬件平台核心器件选择及应用 | 第47-50页 |
| ·板级系统软件开发 | 第50-51页 |
| ·Nios II软核系统设计 | 第51-57页 |
| ·Nios II软核系统构造 | 第51-52页 |
| ·自定制指令的设计 | 第52-54页 |
| ·自定制SRAM外设 | 第54-56页 |
| ·自定制PS2接口外设 | 第56-57页 |
| ·Chase2算法应用程序开发 | 第57-60页 |
| ·硬件抽象层(HAL)系统库 | 第57-58页 |
| ·用户程序开发 | 第58-60页 |
| ·系统性能验证 | 第60-64页 |
| ·算法性能验证平台构建 | 第60-62页 |
| ·算法及NiosII软核系统性能 | 第62-63页 |
| ·感知节点诵信叶能5 | 第63-64页 |
| 第六章 全文工作总结及展望 | 第64-66页 |
| ·全文工作总结 | 第64页 |
| ·展望 | 第64-66页 |
| 致谢 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 研究成果 | 第72-74页 |
| 附录 | 第74-75页 |
