高性能DSP的二级高速缓存设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·DSP 概述 | 第7-8页 |
| ·DSP 片内存储结构 | 第8-9页 |
| ·课题来源及研究意义 | 第9页 |
| ·本文所作的工作 | 第9页 |
| ·论文的组织结构 | 第9-11页 |
| 第二章 G1000 的存储结构 | 第11-19页 |
| ·G1000 的总体结构 | 第11-12页 |
| ·二级cache 结构分析 | 第12-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 L1P 的设计与实现 | 第19-25页 |
| ·L1P 的设计 | 第19-20页 |
| ·tag 模块 | 第20页 |
| ·cache 模块 | 第20-21页 |
| ·L1P controller 模块 | 第21-22页 |
| ·流程图与时序图 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第四章 L1D 的设计与实现 | 第25-41页 |
| ·L1D 的设计 | 第25-26页 |
| ·tag 模块 | 第26-27页 |
| ·cache 模块 | 第27-29页 |
| ·L1D controller 模块 | 第29-35页 |
| ·流程图 | 第35-39页 |
| ·本章小结 | 第39-41页 |
| 第五章 L2 的设计与实现 | 第41-51页 |
| ·L2 的设计 | 第41-42页 |
| ·tag 模块 | 第42-43页 |
| ·RAM/cache 模块 | 第43页 |
| ·L2 controller 模块 | 第43-49页 |
| ·本章小结 | 第49-51页 |
| 第六章 功能验证 | 第51-53页 |
| 总结与展望 | 第53-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-57页 |
