基于OMAP5912的捷联式制导计算机设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第1章 绪论 | 第11-23页 |
| ·概述 | 第11-12页 |
| ·捷联式制导计算机 | 第12-14页 |
| ·制导计算机的组成 | 第12-13页 |
| ·捷联式制导计算机的功能 | 第13-14页 |
| ·捷联式制导计算机的技术要求 | 第14页 |
| ·DSP及OMAP技术简介 | 第14-19页 |
| ·DSP技术简介 | 第14-17页 |
| ·OMAP技术简介 | 第17-19页 |
| ·国内研究概况 | 第19-21页 |
| ·基于OMAP平台的捷联式制导计算机设计思想 | 第21-22页 |
| ·论文的主要内容 | 第22-23页 |
| 第2章 OMAP5912平台介绍 | 第23-34页 |
| ·ARM简介 | 第23-25页 |
| ·ARM的设计思想 | 第23-24页 |
| ·ARM的类型 | 第24-25页 |
| ·OMAP5912介绍 | 第25-32页 |
| ·OMAP5912的结构特点 | 第26-27页 |
| ·ARM内核 | 第27-28页 |
| ·DSP内核 | 第28页 |
| ·存储器接口通信控制器(TC) | 第28-29页 |
| ·系统DMA控制器 | 第29-31页 |
| ·时钟和电源管理 | 第31页 |
| ·外围控制接口模块 | 第31-32页 |
| ·本章小结 | 第32-34页 |
| 第3章 捷联式制导计算机硬件设计 | 第34-59页 |
| ·硬件平台组成及功能 | 第34-35页 |
| ·硬件平台组成 | 第35页 |
| ·硬件平台功能 | 第35页 |
| ·时钟模块 | 第35-38页 |
| ·32KHz时钟 | 第36-37页 |
| ·系统基本时钟 | 第37-38页 |
| ·电源管理模块 | 第38-42页 |
| ·电源管理芯片的主要特点 | 第39页 |
| ·电源管理模块设计 | 第39-42页 |
| ·存贮器扩展 | 第42-49页 |
| ·Flash的特点及选择 | 第44-46页 |
| ·Flash的扩展设计 | 第46-47页 |
| ·SDRAM的特点及选择 | 第47-48页 |
| ·SDRAM的扩展设计 | 第48-49页 |
| ·数据采集模块 | 第49-56页 |
| ·ADC的主要性能及选择 | 第50-52页 |
| ·AD7656 | 第52-55页 |
| ·数据采集模块设计 | 第55-56页 |
| ·外围接口 | 第56-58页 |
| ·JTAG及Multi-ICE接口 | 第56-57页 |
| ·USB接口 | 第57-58页 |
| ·RS232串口 | 第58页 |
| ·本章小结 | 第58-59页 |
| 第4章 捷联式制导计算机系统软件设计 | 第59-75页 |
| ·软件结构 | 第59-69页 |
| ·软件体系结构 | 第59-60页 |
| ·MontaVista Linux简介 | 第60-61页 |
| ·DSP/BIOS Ⅱ | 第61-63页 |
| ·DSP/BIOS Link | 第63-69页 |
| ·Bootloader代码移植 | 第69-74页 |
| ·Bootloader简介 | 第69-70页 |
| ·U-Boot文件结构 | 第70-72页 |
| ·U-Boot的移植 | 第72-74页 |
| ·本章小结 | 第74-75页 |
| 第5章 捷联式制导计算机应用软件设计 | 第75-91页 |
| ·概述 | 第75页 |
| ·捷联式制导计算机主程序 | 第75-80页 |
| ·数据采集存储流程 | 第77-78页 |
| ·数据预处理流程 | 第78-80页 |
| ·导航解算程序设计 | 第80-90页 |
| ·捷联惯导解算原理 | 第80-83页 |
| ·捷联惯导解算流程 | 第83-90页 |
| ·本章小结 | 第90-91页 |
| 结论 | 第91-93页 |
| 参考文献 | 第93-97页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第97-98页 |
| 致谢 | 第98页 |
