一种高速高分辨率流水线型A/D转换器的低功耗设计
| 摘要 | 第1-5页 |
| Abstract | 第5-12页 |
| 第一章 绪论 | 第12-17页 |
| ·现代电子系统发展的现状 | 第12-13页 |
| ·A/D转换器的发展现状 | 第13页 |
| ·各类A/D转换结构性能比较 | 第13-14页 |
| ·关键技术问题 | 第14-15页 |
| ·本论文的研究工作 | 第15-17页 |
| 第二章 流水线A/D转换器原理 | 第17-34页 |
| ·基本工作原理 | 第17-18页 |
| ·每级分辨率的选择 | 第18-19页 |
| ·误差分析 | 第19-27页 |
| ·比较器失调 | 第19-21页 |
| ·CMOS运算放大器产生的误差 | 第21-23页 |
| ·MOS开关引入的误差 | 第23-27页 |
| ·匹配误差 | 第27页 |
| ·误差消除技术 | 第27-34页 |
| ·下极板采样技术 | 第28-29页 |
| ·数字校正技术 | 第29-34页 |
| 第三章 电路的设计实现 | 第34-58页 |
| ·总体设计 | 第34-35页 |
| ·S/H电路 | 第35-42页 |
| ·S/H电路模块 | 第35-37页 |
| ·MDAC电路模块 | 第37-39页 |
| ·CMOS运放的设计 | 第39-42页 |
| ·子ADC模块 | 第42-52页 |
| ·动态比较器 | 第43-47页 |
| ·精确比较器 | 第47-49页 |
| ·编码电路 | 第49-52页 |
| ·延迟对准电路 | 第52页 |
| ·数字校正电路 | 第52-54页 |
| ·时钟电路 | 第54-55页 |
| ·基准参考电路 | 第55-58页 |
| 第四章 电路仿真分析 | 第58-66页 |
| ·S/H模块 | 第58-60页 |
| ·子ADC模块 | 第60-62页 |
| ·时钟电路 | 第62-63页 |
| ·延迟对准与数字校正电路 | 第63-64页 |
| ·基准参考电路 | 第64-66页 |
| 第五章 版图设计 | 第66-73页 |
| ·CMOS工艺简介 | 第66-67页 |
| ·设计技术 | 第67-69页 |
| ·匹配设计 | 第67-69页 |
| ·抗干扰设计 | 第69页 |
| ·布局考虑 | 第69页 |
| ·主要模块版图 | 第69-73页 |
| ·S/H模块 | 第70-71页 |
| ·基准参考电路 | 第71-72页 |
| ·比较器 | 第72页 |
| ·延迟与校正电路 | 第72-73页 |
| 第六章 结论与展望 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78-79页 |
| 附录Ⅰ CMOS工艺器件模型 | 第79页 |
| 附录Ⅱ 各子电路模块网表 | 第79页 |
| 附录Ⅲ 总体电路图 | 第79-80页 |
| 攻读硕士学位期间发表的论文 | 第80页 |
