| 摘要 | 第1-5页 |
| ABSTRACT | 第5-7页 |
| 目录 | 第7-11页 |
| 图索引 | 第11-13页 |
| 表索引 | 第13-14页 |
| 第一章 绪论 | 第14-26页 |
| ·论文研究背景 | 第15-17页 |
| ·航天及空间应用微处理器的需求特点 | 第15-16页 |
| ·航天及空间应用对单片多处理的需求 | 第16-17页 |
| ·国内外研究现状与发展趋势 | 第17-20页 |
| ·研究内容和创新点概述 | 第20-24页 |
| ·论文的结构 | 第24-26页 |
| 第二章 航天应用的处理器体系结构 | 第26-49页 |
| ·SPARC V8系统结构 | 第26-33页 |
| ·SPARC中的RISC设计思想 | 第26-33页 |
| ·面向寄存器堆的结构 | 第27页 |
| ·可并发执行的多处理单元 | 第27-28页 |
| ·独特的窗口寄存器堆 | 第28-31页 |
| ·多种类型的陷阱控制 | 第31-33页 |
| ·基于LEON处理器的FPU和CU结构研究 | 第33-46页 |
| ·LEON处理器组成结构 | 第33-34页 |
| ·核心整数单元(IU)流水结构 | 第34-35页 |
| ·浮点处理单元(FPU)结构研究 | 第35-41页 |
| ·SPARC V8浮点指令 | 第35-36页 |
| ·整数单元(IU)与串并行浮点单元(FPU)的接口设计 | 第36-37页 |
| ·FPU结构优化研究 | 第37-41页 |
| ·CORDIC协处理器(CP)结构研究 | 第41-46页 |
| ·CORDIC协处理器功能与指令定义 | 第41-44页 |
| ·CORDIC协处理器(CP)和整数单元(IU)的接口设计 | 第44-46页 |
| ·基于SPARC V8结构的抗辐照BM3801处理器 | 第46-48页 |
| ·小结 | 第48-49页 |
| 第三章 微处理器中的性能加速器研究 | 第49-95页 |
| ·FPU中的浮点除法和开方处理部件设计 | 第49-73页 |
| ·算法研究与比较 | 第50-53页 |
| ·基于Goldschmidt算法的除法/开方设计 | 第53-69页 |
| ·总体结构优化研究 | 第53-60页 |
| ·分级与共享硬件的舍入方法 | 第60-62页 |
| ·误差分析与精度控制 | 第62-64页 |
| ·分段最佳一致收敛(convergence)的线性拟合 | 第64-68页 |
| ·仿真、综合结果 | 第68-69页 |
| ·SRT与Goldschmidt设计结果比较及FPU性能 | 第69-71页 |
| ·浮点除法/开方运算与FPU的验证 | 第71-73页 |
| ·FPU功能验证 | 第71-72页 |
| ·FPGA验证 | 第72-73页 |
| ·CORDIC超越函数处理器研究与设计 | 第73-94页 |
| ·CORDIC的整体结构 | 第73-75页 |
| ·CORDIC的数据路径 | 第75-78页 |
| ·CORDIC处理器设计 | 第78-84页 |
| ·CORDIC算法实现的主要硬件结构 | 第78-81页 |
| ·不同电路结构的性能分析 | 第81页 |
| ·粒度与加法器选取规律分析 | 第81-84页 |
| ·容错设计 | 第84-86页 |
| ·仿真综合与验证 | 第86-90页 |
| ·流水结构的容错CORDIC协处理器设计 | 第90-94页 |
| ·改进的算法 | 第90-91页 |
| ·高吞吐率的流水线结构设计 | 第91页 |
| ·算术路径的并行检错AN编码 | 第91-93页 |
| ·结果评估 | 第93-94页 |
| ·小结 | 第94-95页 |
| 第四章 可配置为并行与冗余结构的双核处理器研究 | 第95-114页 |
| ·BM3801中的SEU容错策略 | 第95-104页 |
| ·优化高效的纠检错编码EDAC技术 | 第95-98页 |
| ·整数单元寄存器堆(Regfile) EDAC机制 | 第98-101页 |
| ·存储器接口EDAC机制 | 第101-103页 |
| ·CACHE容错机制 | 第103-104页 |
| ·可动态配置的并行和冗余双核体系结构 | 第104-106页 |
| ·高纠检错覆盖率的两级容错设计思想 | 第106-108页 |
| ·自检与自恢复的双核两级容错机制实现 | 第108-113页 |
| ·双核两级错误检测与恢复机制 | 第110-112页 |
| ·错误标示与纠错优先级 | 第110页 |
| ·双级容错故障恢复机制 | 第110-112页 |
| ·系统性能与比较 | 第112-113页 |
| ·小结 | 第113-114页 |
| 第五章 单片多处理容错互连结构研究 | 第114-141页 |
| ·互联结构概述 | 第114-126页 |
| ·设计目标 | 第114-115页 |
| ·容错 | 第115-117页 |
| ·故障模型 | 第116页 |
| ·容错技术 | 第116-117页 |
| ·网络拓扑和路由结构的选择分析 | 第117-122页 |
| ·具有消息传输幂等性的改进的MRP路由协议 | 第122-124页 |
| ·RN1路由块结构 | 第124-126页 |
| ·死锁和活锁 | 第126页 |
| ·低响应时间的容错互连结构研究 | 第126-133页 |
| ·流水线路由结构的互连体系结构 | 第127-129页 |
| ·基于树的机制优化路由关键路径 | 第129-131页 |
| ·能够向上、向下路由的修改的胖树拓扑结构 | 第131-133页 |
| ·动态吞掉机制的路由协议 | 第133页 |
| ·支持幂等性的消息可靠传输机制 | 第133-135页 |
| ·幂等性体系结构的设计思想 | 第134页 |
| ·支持幂等性的实现方法 | 第134-135页 |
| ·性能影响分析 | 第135页 |
| ·防止死锁活锁的消息优先级机制 | 第135-138页 |
| ·引入优先级的意义 | 第136页 |
| ·消息优先级的体系结构 | 第136页 |
| ·基于优先级分配与路由协议的实现方法 | 第136-138页 |
| ·性能影响估计 | 第138页 |
| ·功能验证 | 第138-140页 |
| ·小结 | 第140-141页 |
| 第六章 结束语 | 第141-143页 |
| ·本文所作的工作及其意义 | 第141-142页 |
| ·关于进一步的研究 | 第142-143页 |
| 致谢 | 第143-144页 |
| 发表论文 | 第144-145页 |
| 参考文献 | 第145-153页 |
