| 摘要 | 第1-9页 |
| 第一章 引言 | 第9-12页 |
| ·研究目标 | 第9页 |
| ·研究内容 | 第9页 |
| ·开发环境 | 第9-10页 |
| ·研究意义 | 第10页 |
| ·论文各章节内容概述 | 第10-12页 |
| 第二章 相关知识介绍 | 第12-27页 |
| ·相关基本理论 | 第12-16页 |
| ·通信系统要解决的根本问题 | 第12页 |
| ·差错控制基本概念和分类 | 第12-13页 |
| ·部分常见纠错码简介 | 第13-15页 |
| ·交织 | 第15页 |
| ·码字与数据的联系 | 第15-16页 |
| ·硬件平台 | 第16-20页 |
| ·FPGA 简介 | 第16页 |
| ·FPGA 器件的选择 | 第16-20页 |
| ·开发工具 | 第20-22页 |
| ·Altera QuartusII Series | 第21页 |
| ·Mentor Graphics Modelsim | 第21-22页 |
| ·FPGA 设计方法与流程 | 第22-26页 |
| ·TOP-DOWN 设计方法 | 第22-23页 |
| ·FPGA 设计流程 | 第23-26页 |
| ·VERILOG 硬件设计语言 | 第26页 |
| ·本章小结 | 第26-27页 |
| 第三章 FEC 系统整体构架及电路设计 | 第27-56页 |
| ·系统构建 | 第27-35页 |
| ·需求分析 | 第27-28页 |
| ·Matlab 仿真结果 | 第28-31页 |
| ·编解码电路整体架构 | 第31-35页 |
| ·FEC 系统子模块设计和实现 | 第35-55页 |
| ·RS（10，8）编码器 | 第35-37页 |
| ·交织器设计和实现 | 第37-40页 |
| ·RS(20,16)编码器 | 第40-42页 |
| ·RS (20,16)解码器 | 第42-50页 |
| ·解交织设计 | 第50-51页 |
| ·RS（10，8）解码器 | 第51-54页 |
| ·位宽变换 | 第54-55页 |
| ·本章小结 | 第55-56页 |
| 第四章 设计验证与性能分析 | 第56-63页 |
| ·FEC 功能模块设计验证 | 第56-60页 |
| ·测试系统电路介绍 | 第56-57页 |
| ·设计验证流程 | 第57-58页 |
| ·时序仿真验证结果 | 第58-59页 |
| ·FPGA 实时仿真 | 第59-60页 |
| ·性能分析 | 第60-62页 |
| ·纠错效果 | 第60页 |
| ·资源与工作频率 | 第60-62页 |
| ·本章小结 | 第62-63页 |
| 第五章 数字音频无线传输平台的设计与实现 | 第63-71页 |
| ·无线传输平台框架 | 第63-64页 |
| ·传输平台主体构成及实现 | 第64-69页 |
| ·C58416 简介 | 第64页 |
| ·扰码系统介绍 | 第64-65页 |
| ·数据打包系统 | 第65-66页 |
| ·RF 发送和接收 | 第66页 |
| ·时钟恢复和同步 | 第66-67页 |
| ·解包过程和实现方法 | 第67-68页 |
| ·解扰系统介绍 | 第68-69页 |
| ·AD1854 简介 | 第69页 |
| ·本章小结 | 第69-70页 |
| 附：无线传输平台外观图 | 第70-71页 |
| 第六章 结论和展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-74页 |
| 个人简历 | 第74页 |