基于DSP的高速核信号波形采集电路的研制
| 第一章 绪论 | 第1-13页 |
| 1．1 核探测器信号的一股特征 | 第8-9页 |
| 1．2 传统核谱采集系统的一般方法 | 第9-10页 |
| 1．3 核谱采集的要求及设计方案 | 第10-11页 |
| 1．4 DSP适合信号处理的特点 | 第11-13页 |
| 第二章 DSP系统的集成 | 第13-20页 |
| 2．1 数字信号处理的实现方法 | 第13页 |
| 2．2 DSP系统的特点 | 第13-14页 |
| 2．3 DSP系统设计 | 第14-17页 |
| 2．4 DSP芯片 | 第17-18页 |
| 2．5 TMS320C6200简介 | 第18-20页 |
| 第三章 DSP数据采集卡的硬件电路设计 | 第20-39页 |
| 3．1 系统硬件设计框图 | 第20-21页 |
| 3．2 前向通道的接口设计 | 第21-26页 |
| 3．2．1 AD9224模数转换器 | 第21-22页 |
| 3．2．2 EMIF接口设计 | 第22-23页 |
| 3．2．3 接口时序 | 第23-26页 |
| 3．3 PCI接口设计 | 第26-33页 |
| 3．3．1 概述 | 第26页 |
| 3．3．2 接口的结构和控制寄存器 | 第26-30页 |
| 3．3．3 从模式数据传输 | 第30页 |
| 3．3．4 PCI中断 | 第30页 |
| 3．3．5 PCI的复位和加载 | 第30-31页 |
| 3．3．6 EEPROM接口 | 第31-33页 |
| 3．4 触发电路设计 | 第33-36页 |
| 3．4．1 多通道缓冲串口(McBSP) | 第33-34页 |
| 3．4．2 X9313数字电位器的操作 | 第34-35页 |
| 3．4．3 LM397电压比较器 | 第35-36页 |
| 3．5 时钟电路设计 | 第36-38页 |
| 3．5．1 AD时钟 | 第36-37页 |
| 3．5．2 DSP时钟 | 第37-38页 |
| 3．6 JTAG控制设计 | 第38-39页 |
| 第四章 数据采集卡的板级设计 | 第39-42页 |
| 4．1 电路原理图的设计 | 第39-40页 |
| 4．2 网络表的产生与编辑 | 第40-42页 |
| 4．2．1 元件封装 | 第40页 |
| 4．2．2 PCI卡的物理尺寸 | 第40-41页 |
| 4．3．3 元件布局与布线 | 第41-42页 |
| 第五章 数据采集卡的软件开发 | 第42-52页 |
| 5．1 TMS320C6000的基本开发流程 | 第42-46页 |
| 5．1．1 概述 | 第42页 |
| 5．1．2 线性汇编 | 第42-44页 |
| 5．1．3 软件流水 | 第44-46页 |
| 5．2 DSP集成开发环境 CCS | 第46-48页 |
| 5．2．1 代码产生工具 | 第47页 |
| 5．2．2 集成开发环境 | 第47-48页 |
| 5．2．3 DSP/BIOS | 第48页 |
| 5．3 程序结构 | 第48-52页 |
| 5．3．1 基于 CCS的片级支持库 | 第48-49页 |
| 5．3．2 CSL概述 | 第49页 |
| 5．3．3 CSL框架结构 | 第49页 |
| 5．3．4 CSL命名规则 | 第49-50页 |
| 5．3．5 CSL数据类型和符号常量 | 第50页 |
| 5．3．6 CSL函数和宏 | 第50-51页 |
| 5．3．7 CSL的使用 | 第51-52页 |
| 第六章 测试结果与分析 | 第52-61页 |
| 6．1 芯片的设置 | 第52-54页 |
| 6．1．1 芯片的设置管脚 | 第52页 |
| 6．1．2 芯片的设置选项 | 第52-54页 |
| 6．2 仿真器 | 第54-55页 |
| 6．3 采样结果 | 第55-61页 |
| 6．3．1 各实验仪器间的连接 | 第55-56页 |
| 6．3．2 不同采样频率的采样结果 | 第56-61页 |
| 结束语 | 第61-62页 |
| 参考文献 | 第62-64页 |
| 附录 | 第64-68页 |
| 声明 | 第68-69页 |
| 攻读硕士学位期间发表学术论文 | 第69-70页 |
| 致谢 | 第70页 |
