基于FPGA的电子喷绘机数据通信系统设计
| 第1章 绪论 | 第1-16页 |
| ·喷绘机与喷绘技术 | 第7-9页 |
| ·差错控制技术的发展与现状 | 第9-11页 |
| ·EDA技术的发展与现状 | 第11-14页 |
| ·论文内容及作者完成的工作 | 第14-16页 |
| 第2章 硬件系统设计 | 第16-46页 |
| ·PCI接口模块 | 第17-24页 |
| ·芯片的基本功能 | 第18-19页 |
| ·芯片的基本操作 | 第19-20页 |
| ·芯片的信号说明 | 第20-24页 |
| ·SDRAM模块 | 第24-28页 |
| ·SDRAM的控制时序 | 第24-25页 |
| ·SDRAM初始化和模式设置 | 第25-26页 |
| ·SDRAM的读写控制逻辑 | 第26-27页 |
| ·刷新逻辑和预充 | 第27-28页 |
| ·FPGA模块 | 第28-39页 |
| ·Master接口模块 | 第31-32页 |
| ·Target接口模块 | 第32-33页 |
| ·SDRAM控制模块 | 第33-36页 |
| ·4b／5b编码 | 第36-38页 |
| ·RS编码模块 | 第38页 |
| ·NRZI编码模块 | 第38-39页 |
| ·DSP模块 | 第39-42页 |
| ·主机接口 | 第41页 |
| ·与FPGA之间的接口 | 第41-42页 |
| ·数据和控制信号接口模块 | 第42-44页 |
| ·LVDS的工作原理 | 第42-43页 |
| ·LVDS技术的特点 | 第43-44页 |
| ·目标系统模块 | 第44-46页 |
| ·NRZI解码模块 | 第44-45页 |
| ·RS解码模块 | 第45页 |
| ·4b／5b解码模块 | 第45-46页 |
| 第3章 RS编码 | 第46-57页 |
| ·RS码 | 第46-48页 |
| ·RS码的差错概率 | 第47页 |
| ·突发噪声情况下RS码性能良好的原因 | 第47-48页 |
| ·有限域 | 第48-51页 |
| ·扩展域GF(2~m)中的加法和乘法 | 第49页 |
| ·定义有限域的本原多项式 | 第49-51页 |
| ·RS码的编码 | 第51-52页 |
| ·RS(255，247)编码 | 第51-52页 |
| ·RS码的译码 | 第52-57页 |
| ·伴随式的计算 | 第53-54页 |
| ·错误位置 | 第54-55页 |
| ·错误取值 | 第55-56页 |
| ·根据错误多项式的估计纠正接收多项式 | 第56-57页 |
| 第4章 RS编码的硬件设计及实现 | 第57-67页 |
| ·编码电路设计 | 第57-61页 |
| ·GF(2~8)域乘法器设计 | 第58-61页 |
| ·译码电路设计 | 第61-67页 |
| ·伴随式计算模块 | 第62-63页 |
| ·关键方程求解模块 | 第63-65页 |
| ·chien搜索模块 | 第65-66页 |
| ·错误值计算模块 | 第66-67页 |
| 第5章 RS编码及译码的硬件功能测试 | 第67-73页 |
| ·RS(255，247)编码及译码的硬件实现 | 第67-68页 |
| ·RS(255，247)编码及译码的功能测试 | 第68-71页 |
| ·新系统对于喷绘机打印性能的改进 | 第71-73页 |
| 结束语 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 附录 | 第79-91页 |
| 攻读硕士学位期间参加的项目及发表的论文 | 第91-94页 |
