| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·研究背景 | 第9-10页 |
| ·研究动态 | 第10-13页 |
| ·本文内容安排 | 第13-14页 |
| 第二章 神经网络理论基础 | 第14-22页 |
| ·神经网络原理 | 第14-16页 |
| ·盲均衡算法 | 第16-18页 |
| ·基本原理 | 第16-17页 |
| ·Bussgang盲均衡算法 | 第17-18页 |
| ·基于FPGA的神经网络盲均衡算法 | 第18-22页 |
| ·前馈神经网络盲均衡算法 | 第18-20页 |
| ·传递函数的选择及迭代公式改进 | 第20-22页 |
| 第三章 FPGA、VHDL语言及硬件设计 | 第22-39页 |
| ·VHDL语言 | 第22-27页 |
| ·VHDL语言概述 | 第22-23页 |
| ·基于VHDL的自顶向下设计方法 | 第23-25页 |
| ·VHDL的综合 | 第25-27页 |
| ·FPGA介绍 | 第27-29页 |
| ·硬件平台设计 | 第29-39页 |
| ·SDRAM存储器接口电路 | 第31-32页 |
| ·Flash存储器接口电路 | 第32-33页 |
| ·专用串行配置器件EPCS4接口电路 | 第33-35页 |
| ·电源电路 | 第35-36页 |
| ·晶振电压及PLL电压电路 | 第36-37页 |
| ·JTAG接口电路 | 第37-39页 |
| 第四章 基于FPGA的神经网络算法实现 | 第39-77页 |
| ·基础算法模块 | 第39-53页 |
| ·浮点数除法器的实现 | 第39-44页 |
| ·浮点数乘法器的实现 | 第44-46页 |
| ·浮点数加/减法器的实现 | 第46-49页 |
| ·浮点数e~x模块的实现 | 第49-53页 |
| ·神经网络实现子模块 | 第53-75页 |
| ·模块(?)(n)×[1-(?)~2(n)]~2的实现 | 第53-58页 |
| ·隐层模块 | 第58-66页 |
| ·模块原理及结构 | 第59-60页 |
| ·滤波器设计原理 | 第60-61页 |
| ·隐层模块顶层结构 | 第61-66页 |
| ·隐层抽头系数调整模块 | 第66-69页 |
| ·输出层模块 | 第69-73页 |
| ·模块原理及结构 | 第69-71页 |
| ·输出层时序控制 | 第71-73页 |
| ·输出层抽头系数调整 | 第73-75页 |
| ·数据f_j(u)存储模块 | 第75页 |
| ·神经网络实现顶层模块 | 第75-77页 |
| 第五章 试验平台构建及神经网络盲均衡算法验证 | 第77-89页 |
| ·试验平台的原理及FPGA模块设计 | 第77-85页 |
| ·模拟信源的FPGA实现 | 第78-80页 |
| ·信道模拟模块 | 第80-81页 |
| ·显示模块 | 第81-84页 |
| ·误码计算模块 | 第84-85页 |
| ·参数选择 | 第85页 |
| ·实验结果 | 第85-89页 |
| 第六章 结论与展望 | 第89-91页 |
| 参考文献 | 第91-95页 |
| 致谢 | 第95-96页 |
| 攻读学位期间发表的学术论文目录 | 第96页 |