| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-13页 |
| ·本课题的研究目的和意义 | 第9-10页 |
| ·国内外研究发展现状 | 第10-11页 |
| ·本论文的主要工作 | 第11-12页 |
| ·本论文的组织结构 | 第12-13页 |
| 第2章 背景知识介绍 | 第13-25页 |
| ·可重构加速计算耦合度分析 | 第13-21页 |
| ·可重构加速计算基本概念 | 第13-14页 |
| ·应用算法的加速方法 | 第14-15页 |
| ·可重构加速部件和系统耦合方式 | 第15-21页 |
| ·基于外部总线级耦合可重构加速部件的研究 | 第21-23页 |
| ·应用算法选择的研究 | 第21-22页 |
| ·应用开发流程 | 第22-23页 |
| ·设计实现关键问题 | 第23页 |
| ·本章小结 | 第23-25页 |
| 第3章 基于PCI E总线的可重构加速平台框架设计 | 第25-46页 |
| ·PCI Express总线技术介绍 | 第25-28页 |
| ·PCI总线 | 第25-26页 |
| ·PCI Express总线 | 第26-28页 |
| ·基于PCI E总线可重构加速平台设计方案及总体设计 | 第28-32页 |
| ·设计方案的选择比较 | 第28-30页 |
| ·开发平台介绍及总体框架的设计 | 第30-32页 |
| ·硬件电路接口单元设计 | 第32-38页 |
| ·加速功能单元设计 | 第38-45页 |
| ·硬件电路接口单元的控制器DMA_IOControl | 第39-42页 |
| ·功能模块的控制器FU_IOControl | 第42-45页 |
| ·本章小结 | 第45-46页 |
| 第4章 基于浮点库的FFT功能单元的设计实现 | 第46-66页 |
| ·FFT算法简介原理及特性分析 | 第46-49页 |
| ·FPGA实现FFT算法的优势 | 第49-50页 |
| ·FFT加速单元的整体设计 | 第50-52页 |
| ·FFT加速单元设计特点 | 第51页 |
| ·FFT加速单元工作过程 | 第51-52页 |
| ·蝶形运算单元设计 | 第52-55页 |
| ·地址产生单元设计 | 第55-59页 |
| ·旋转因子Wn读地址产生模块wnAddrGen | 第55-57页 |
| ·计算结点数据地址产生模块xAddrGen | 第57-59页 |
| ·RAM的设计实现 | 第59-61页 |
| ·ROM的设计实现 | 第61-62页 |
| ·时序控制单元设计 | 第62-63页 |
| ·FFT功能单元的实现 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 第5章 系统仿真和测试 | 第66-73页 |
| ·FFT加速单元性能分析 | 第66-69页 |
| ·资源利用情况 | 第66-67页 |
| ·计算精度的测试 | 第67-68页 |
| ·运算速度的测试 | 第68-69页 |
| ·平台整体性能分析及改进 | 第69-72页 |
| ·平台整体性能分析 | 第69-72页 |
| ·平台性能的改进方法 | 第72页 |
| ·本章小结 | 第72-73页 |
| 结论 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 攻读硕士学位期间发表的论文及取得的科研成果 | 第77-78页 |
| 致谢 | 第78页 |
