32位高速加法器设计
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第一章 引言 | 第10-12页 |
| ·高速加法器的研究意义 | 第10页 |
| ·高速加法器的研究背景和现状 | 第10页 |
| ·课题研究内容 | 第10-11页 |
| ·设计功能和设计方法 | 第11-12页 |
| 第二章 加法器的工作原理 | 第12-27页 |
| ·传统的加法运算及加法器 | 第12-20页 |
| ·一位加法运算——半加器和全加器 | 第12-14页 |
| ·行波进位加法器 | 第14-15页 |
| ·PG行波进位加法器 | 第15-17页 |
| ·曼彻斯特进位链加法器 | 第17-18页 |
| ·旁路进位加法器 | 第18页 |
| ·超前进位加法器 | 第18-20页 |
| ·选择进位加法器 | 第20页 |
| ·前置进位加法器 | 第20-25页 |
| ·Brent-Kung树 | 第21页 |
| ·Sklansky树 | 第21-22页 |
| ·Kogge-Stone树 | 第22-23页 |
| ·Han-Carlson树 | 第23-24页 |
| ·Knowles树 | 第24页 |
| ·Ladner-Fiseher树 | 第24-25页 |
| ·混合树型/选择进位加法器 | 第25页 |
| ·各种前置进位加法器的比较 | 第25-27页 |
| 第三章 加法器的时钟设计 | 第27-32页 |
| ·常规的多米诺电路时序控制 | 第27-28页 |
| ·容偏斜的多米诺电路时序控制 | 第28-29页 |
| ·时钟延时的多米诺电路时序控制 | 第29页 |
| ·自定时时钟 | 第29-32页 |
| ·双轨多米诺逻辑 | 第29-30页 |
| ·自定时控制 | 第30-32页 |
| 第四章 电路设计 | 第32-50页 |
| ·前端输入寄存器的电路设计 | 第32-34页 |
| ·电路的设计 | 第33-34页 |
| ·电路的仿真 | 第34页 |
| ·前置进位信号产生器的电路设计 | 第34-36页 |
| ·电路的设计 | 第34-36页 |
| ·电路的仿真 | 第36页 |
| ·前置进位树单元的电路设计 | 第36-37页 |
| ·电路的设计 | 第36-37页 |
| ·电路的仿真 | 第37页 |
| ·求和逻辑的电路设计 | 第37-38页 |
| ·电路的设计 | 第37-38页 |
| ·电路的仿真 | 第38页 |
| ·后端输出寄存器的电路设计 | 第38-40页 |
| ·电路的设计 | 第38-39页 |
| ·电路的仿真 | 第39-40页 |
| ·加法器的整体电路设计 | 第40-45页 |
| ·Brent-Kung加法器的电路设计 | 第40-41页 |
| ·Sklansky加法器的电路设计 | 第41-42页 |
| ·Kogge-Stone加法器的电路设计 | 第42-43页 |
| ·Han-Carlson加法器的电路设计 | 第43-44页 |
| ·Knowles加法器的电路设计 | 第44-45页 |
| ·Ladner-Fischer加法器的电路设计 | 第45页 |
| ·各种前置进位加法器的仿真结果及分析 | 第45-50页 |
| ·功能仿真 | 第45-48页 |
| ·性能仿真 | 第48-50页 |
| 第五章 版图设计 | 第50-59页 |
| ·动态电路单元版图设计及验证 | 第50-56页 |
| ·前置进位信号产生器 | 第51-54页 |
| ·前置进位树 | 第54-55页 |
| ·求和逻辑 | 第55-56页 |
| ·外围电路单元版图设计及验证 | 第56-58页 |
| ·前端输入寄存器 | 第56-57页 |
| ·后端输出寄存器 | 第57-58页 |
| ·总体版图设计及验证 | 第58-59页 |
| 第六章 结论 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 在学研究成果 | 第62-63页 |
| 致谢 | 第63页 |
