| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 引言 | 第11-18页 |
| 1.1 选题的背景及意义 | 第11-12页 |
| 1.2 国内外本学科领域的发展现状与趋势 | 第12-13页 |
| 1.3 江门中微子实验课题简介 | 第13-15页 |
| 1.4 课题主要研究内容 | 第15-16页 |
| 1.5 章节安排 | 第16-18页 |
| 2 防水电缆结构选型预研 | 第18-33页 |
| 2.1 超五类电缆研究 | 第18-20页 |
| 2.1.1 普通超五类电缆及电性能研究 | 第18-19页 |
| 2.1.2 JUNO电缆的电气性能要求 | 第19-20页 |
| 2.2 电缆电气性能研究 | 第20-27页 |
| 2.2.1 电缆线对的串扰与衰减 | 第20-22页 |
| 2.2.2 电缆时钟与抖动研究 | 第22-24页 |
| 2.2.3 电缆网络性能研究 | 第24页 |
| 2.2.4 电缆误码率研究 | 第24-25页 |
| 2.2.5 电缆特性阻抗TDR研究 | 第25-27页 |
| 2.3 电缆多环境测试 | 第27-32页 |
| 2.3.1 基于BEC板电缆测试分析 | 第27-29页 |
| 2.3.2 基于TDR的电缆测试分析 | 第29-31页 |
| 2.3.3 Fluke验证电缆测试结果 | 第31-32页 |
| 2.4 本章小结 | 第32-33页 |
| 3 电缆测试系统的硬件模块的研究与设计 | 第33-47页 |
| 3.1 测试系统设计方案 | 第33-40页 |
| 3.1.1 测试系统硬件模块设计方案 | 第33-35页 |
| 3.1.2 硬件模块的芯片选择与电路设计 | 第35-40页 |
| 3.2 PCB电路板设计与制作 | 第40-43页 |
| 3.2.1 基于Cadence Allegro软件的PCB布局设计 | 第40-41页 |
| 3.2.2 电路板层次设计与信号走线 | 第41-43页 |
| 3.3 带有FGGA的前端控制板研究 | 第43-46页 |
| 3.3.1 前端控制板整体功能研究 | 第43-45页 |
| 3.3.2 前端控制板的FPGA芯片研究 | 第45-46页 |
| 3.3.3 JTAG通信协议研究 | 第46页 |
| 3.4 本章小结 | 第46-47页 |
| 4 基于ISE软件的上位机程序的研究与设计 | 第47-54页 |
| 4.1 基于ISE软件功能的实现研究 | 第47-52页 |
| 4.1.1 ISE软件实现测试环境研究 | 第47-48页 |
| 4.1.2 测试系统的IP核设计研究 | 第48-49页 |
| 4.1.3 ChipScope Pro实现监测的研究 | 第49-52页 |
| 4.2 基于Verilog HDL语言的测试功能实现 | 第52-53页 |
| 4.3 本章小结 | 第53-54页 |
| 5 超五类电缆测试系统的功能测试研究 | 第54-63页 |
| 5.1 125 MHz时钟信号测试实现 | 第54-55页 |
| 5.2 基于Verilog语言的误码功能测试 | 第55-59页 |
| 5.3 基于Iperf的网络性能测试 | 第59-60页 |
| 5.4 系统测试 | 第60-62页 |
| 5.5 本章小结 | 第62-63页 |
| 6 总结与展望 | 第63-65页 |
| 6.1 总结 | 第63页 |
| 6.2 展望 | 第63-65页 |
| 参考文献 | 第65-67页 |
| 个人简介及在学期间发表的学术论文与研究成果 | 第67-68页 |
| 致谢 | 第68页 |
