基于FPGA的BP神经网络微弱信号检测系统的研究与设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-13页 |
| 1.1 研究背景及意义 | 第7-8页 |
| 1.2 国内外研究现状 | 第8-10页 |
| 1.3 研究的主要内容 | 第10-11页 |
| 1.4 论文的章节结构和内容安排 | 第11-13页 |
| 第二章 传统检测技术与神经网络技术概述 | 第13-29页 |
| 2.1 微弱信号检测的基本理论 | 第13-17页 |
| 2.1.1 相关检测理论 | 第14-16页 |
| 2.1.2 取样积分理论 | 第16-17页 |
| 2.2 神经网络理论基础 | 第17-22页 |
| 2.2.1 神经网络的发展进程 | 第17-19页 |
| 2.2.2 神经网络的基本原理 | 第19-20页 |
| 2.2.3 神经网络的优点 | 第20-21页 |
| 2.2.4 神经网络学习算法 | 第21-22页 |
| 2.3 微弱信号检测的BP神经网络方法 | 第22-27页 |
| 2.3.1 BP神经网络算法理论 | 第22-26页 |
| 2.3.2 线性检测 | 第26页 |
| 2.3.3 非线性检测 | 第26-27页 |
| 2.4 小结 | 第27-29页 |
| 第三章 FPGA技术和硬件开发环境 | 第29-37页 |
| 3.1 可编程逻辑器件及FPGA技术 | 第29-31页 |
| 3.2 软件开发平台 | 第31-32页 |
| 3.3 硬件描述语言及开发平台 | 第32-35页 |
| 3.3.1 硬件描述语言 | 第32页 |
| 3.3.2 硬件开发平台 | 第32-34页 |
| 3.3.3 下载配置设计 | 第34-35页 |
| 3.4 硬件实现的必要性 | 第35页 |
| 3.5 小结 | 第35-37页 |
| 第四章 微弱信号检测系统设计 | 第37-53页 |
| 4.1 系统的总体设计与约束 | 第37-39页 |
| 4.1.1 系统总体设计 | 第37-38页 |
| 4.1.2 约束设计 | 第38-39页 |
| 4.1.3 时序约束设计应用 | 第39页 |
| 4.2 微弱信号预处理模块 | 第39-43页 |
| 4.2.1 微弱信号的时序向量空间重构 | 第39-40页 |
| 4.2.2 串并转换模块的设计 | 第40-41页 |
| 4.2.3 信号调制器的设计 | 第41-43页 |
| 4.3 BP神经网络模块设计 | 第43-50页 |
| 4.3.1 BP神经网络结构设计 | 第43-46页 |
| 4.3.2 激活函数的FPGA设计 | 第46-48页 |
| 4.3.3 存储器模块设计 | 第48-49页 |
| 4.3.4 神经网络基本结构综合 | 第49-50页 |
| 4.4 微弱信号检测系统的设计 | 第50-52页 |
| 4.5 小结 | 第52-53页 |
| 第五章 系统测试与性能分析 | 第53-59页 |
| 5.1 微弱信号检测系统测试 | 第53-56页 |
| 5.2 微弱信号检测性能分析 | 第56-58页 |
| 5.3 小结 | 第58-59页 |
| 第六章 总结与展望 | 第59-61页 |
| 6.1 总结 | 第59页 |
| 6.2 展望 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 攻读硕士学位期间取得的学术成果 | 第65-67页 |
| 致谢 | 第67页 |
