基于FPGA与TDC-GPX2的精密时间间隔计数器设计实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第1章 绪论 | 第11-17页 |
| 1.1 引言 | 第11页 |
| 1.2 研究背景及意义 | 第11-14页 |
| 1.3 国内外研究现状 | 第14-16页 |
| 1.4 论文主要内容及安排 | 第16-17页 |
| 第2章 时间测量原理及方法 | 第17-27页 |
| 2.1 时间测量的一般技术指标 | 第17-18页 |
| 2.1.1 灵敏度 | 第17页 |
| 2.1.2 分辨率 | 第17-18页 |
| 2.1.3 测量精度 | 第18页 |
| 2.2 时间测量方法 | 第18-24页 |
| 2.2.1 直接计数法 | 第19-20页 |
| 2.2.2 时间内插法 | 第20-21页 |
| 2.2.3 时间放大法 | 第21-22页 |
| 2.2.4 游标法 | 第22-23页 |
| 2.2.5 “粗”计数和“细”时间测量组合方法 | 第23-24页 |
| 2.3 本系统时间测量原理 | 第24-25页 |
| 2.4 本章小结 | 第25-27页 |
| 第3章 系统总体设计 | 第27-33页 |
| 3.1 设计目标 | 第27页 |
| 3.2 总体方案 | 第27-32页 |
| 3.2.1 时间测量单元设计 | 第28-30页 |
| 3.2.2 微处理器单元设计 | 第30-31页 |
| 3.2.3 上位机软件设计 | 第31-32页 |
| 3.3 本章小结 | 第32-33页 |
| 第4章 系统实现 | 第33-57页 |
| 4.1 系统硬件设计 | 第33-43页 |
| 4.1.1 时间测量模块 | 第33-35页 |
| 4.1.2 微处理器模块 | 第35-43页 |
| 4.2 微处理器内部逻辑实现 | 第43-51页 |
| 4.2.1 TDC-GPX2配置逻辑 | 第43-47页 |
| 4.2.2 计数器功能配置逻辑 | 第47-48页 |
| 4.2.3 数据流控制逻辑 | 第48-49页 |
| 4.2.4 UART接口逻辑 | 第49-51页 |
| 4.3 上位机软件实现 | 第51-56页 |
| 4.3.1 计数器功能控制程序设计 | 第51-55页 |
| 4.3.2 数据处理程序设计 | 第55-56页 |
| 4.4 本章小结 | 第56-57页 |
| 第5章 系统测试与分析 | 第57-69页 |
| 5.1 系统测试方法及评估指标 | 第57-59页 |
| 5.2 通道时延标定 | 第59-60页 |
| 5.3 系统测试 | 第60-67页 |
| 5.3.1 时间间隔测量性能测试 | 第60-63页 |
| 5.3.2 脉冲宽度测量性能测试 | 第63-65页 |
| 5.3.3 系统多通道测量一致性测试 | 第65-67页 |
| 5.4 本章小结 | 第67-69页 |
| 第6章 总结与展望 | 第69-71页 |
| 6.1 总结 | 第69-70页 |
| 6.2 展望 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 致谢 | 第75-77页 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 | 第77页 |
