| 致谢 | 第6-7页 |
| 摘要 | 第7-8页 |
| abstract | 第8页 |
| 第一章 绪论 | 第14-17页 |
| 1.1 课题研究背景 | 第14页 |
| 1.2 国内外研究现状 | 第14-15页 |
| 1.3 课题研究意义及应用前景 | 第15页 |
| 1.4 本文主要研究内容 | 第15-17页 |
| 第二章 系统总体方案及相关技术 | 第17-27页 |
| 2.1 系统总体设计方案 | 第17-18页 |
| 2.2 CCD介绍与选型 | 第18-20页 |
| 2.2.1 CCD结构及工作原理 | 第18-19页 |
| 2.2.2 CCD主要性能参数 | 第19页 |
| 2.2.3 线阵CCD选型 | 第19-20页 |
| 2.3 FPGA器件及选择 | 第20-22页 |
| 2.3.1 FPGA简介 | 第20-21页 |
| 2.3.2 FPGA的设计流程 | 第21-22页 |
| 2.4 FPGA常用设计思想与技巧 | 第22-25页 |
| 2.4.1 乒乓操作 | 第22-23页 |
| 2.4.2 流水线操作 | 第23-24页 |
| 2.4.3 FIFO介绍 | 第24-25页 |
| 2.5 硬件描述语言 | 第25-26页 |
| 2.5.1 Verilog HDL简介 | 第25-26页 |
| 2.5.2 Verilog HDL设计方法 | 第26页 |
| 2.6 本章小结 | 第26-27页 |
| 第三章 系统硬件电路设计 | 第27-38页 |
| 3.1 图像信号采集电路 | 第27-28页 |
| 3.2 图像信号调理电路 | 第28-30页 |
| 3.3 数据传输电路 | 第30-32页 |
| 3.3.1 RS485通信模块 | 第30-31页 |
| 3.3.2 USB通信模块 | 第31-32页 |
| 3.4 数据缓存电路 | 第32-34页 |
| 3.5 FPGA配置电路 | 第34-35页 |
| 3.6 电源电路 | 第35-36页 |
| 3.7 系统PCB设计 | 第36-37页 |
| 3.8 本章小结 | 第37-38页 |
| 第四章 FPGA内部逻辑设计 | 第38-60页 |
| 4.1 FPGA内部逻辑设计方案 | 第38页 |
| 4.2 线阵CCD和AD9945芯片的驱动模块 | 第38-43页 |
| 4.2.1 CCD驱动时序分析 | 第38-40页 |
| 4.2.2 CCD时序驱动设计 | 第40页 |
| 4.2.3 AD9945驱动时序分析 | 第40-42页 |
| 4.2.4 AD9945时序驱动设计 | 第42-43页 |
| 4.3 外部存储器接口模块 | 第43-47页 |
| 4.3.1 SDRAM的基本操作和指令 | 第43-44页 |
| 4.3.2 SDRAM的初始化和自刷新 | 第44-45页 |
| 4.3.3 SDRAM的读/写操作 | 第45-47页 |
| 4.3.4 SDRAM接口模块设计 | 第47页 |
| 4.4 FIFO缓存模块 | 第47-50页 |
| 4.4.1 异步FIFO的结构设计 | 第47-49页 |
| 4.4.2 异步FIFO的实现 | 第49-50页 |
| 4.5 USB控制接口模块 | 第50-53页 |
| 4.5.1 CY7C68013A芯片Slave FIFO工作方式 | 第50-51页 |
| 4.5.2 同步Slave FIFO的读写操作 | 第51-53页 |
| 4.6 图像预处理模块 | 第53-59页 |
| 4.6.1 图像滤波方法介绍 | 第53-54页 |
| 4.6.2 中值滤波算法分析 | 第54页 |
| 4.6.3 中值滤波算法的FPGA实现 | 第54-57页 |
| 4.6.4 Sobel边缘检测介绍 | 第57-58页 |
| 4.6.5 Sobel边缘检测的FPGA实现 | 第58-59页 |
| 4.7 本章小结 | 第59-60页 |
| 第五章 系统测试与调试 | 第60-64页 |
| 5.1 系统测试 | 第60-62页 |
| 5.2 CCD噪声分析与处理 | 第62-63页 |
| 5.3 结论 | 第63-64页 |
| 第六章 总结与展望 | 第64-66页 |
| 6.1 总结 | 第64页 |
| 6.2 展望 | 第64-66页 |
| 参考文献 | 第66-68页 |
| 攻读学位期间发表的学术论文 | 第68页 |