| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第13-17页 |
| 1.1 Polar码概述 | 第13-14页 |
| 1.2 Polar码的研究意义 | 第14页 |
| 1.3 Polar码的发展和研究现状 | 第14-16页 |
| 1.4 本论文的结构安排 | 第16-17页 |
| 第二章 极化编码理论 | 第17-32页 |
| 2.1 信道极化基本原理 | 第17-23页 |
| 2.1.1 信道组合 | 第17-19页 |
| 2.1.2 信道拆分 | 第19-21页 |
| 2.1.3 信道极化分析 | 第21-23页 |
| 2.2 极化信道可靠性估计 | 第23-29页 |
| 2.2.1 两个信道参数 | 第23-24页 |
| 2.2.2 可靠性估计方法 | 第24-29页 |
| 2.3 Polar码编码 | 第29-31页 |
| 2.4 Polar码译码 | 第31页 |
| 2.5 本章小结 | 第31-32页 |
| 第三章 Polar码译码算法研究 | 第32-52页 |
| 3.1 串行消除（SC）译码算法 | 第32-40页 |
| 3.1.1 SC算法原理 | 第32-35页 |
| 3.1.2 SC译码器的仿真实现 | 第35-40页 |
| 3.2 列表串行消除（SCL）译码算法 | 第40-45页 |
| 3.2.1 SCL算法原理 | 第40-43页 |
| 3.2.2 SCL译码器的实现方法与仿真 | 第43-45页 |
| 3.3 基于CRC校验辅助的SCL（CA-SCL）译码算法 | 第45-48页 |
| 3.4 Polar码的自适应构造方法 | 第48-51页 |
| 3.5 本章小结 | 第51-52页 |
| 第四章 SC译码器硬件实现架构研究 | 第52-59页 |
| 4.1 FFT型SC架构 | 第52-54页 |
| 4.2 树型SC架构 | 第54-55页 |
| 4.3 线型SC架构 | 第55-56页 |
| 4.4 矢量交叠SC架构 | 第56-58页 |
| 4.5 本章小结 | 第58-59页 |
| 第五章 CA-SCL译码器的FPGA实现 | 第59-73页 |
| 5.1 CA-SCL译码器的硬件架构 | 第59-69页 |
| 5.1.1 数据量化及存储 | 第60-61页 |
| 5.1.2 译码核心模块 | 第61-67页 |
| 5.1.3 控制模块 | 第67-68页 |
| 5.1.4 CRC校验模块 | 第68-69页 |
| 5.2 CA-SCL译码器的FPGA实现与验证 | 第69-72页 |
| 5.2.1 CA-SCL译码器FPGA实现 | 第70-71页 |
| 5.2.2 CA-SCL译码器硬件仿真 | 第71-72页 |
| 5.3 本章小结 | 第72-73页 |
| 第六章 总结与展望 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-78页 |
| 个人简历、攻读硕士学位期间取得的成果 | 第78页 |