| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 课题的背景 | 第9-11页 |
| 1.2 课题的意义 | 第11页 |
| 1.3 国内外研究现状和发展趋势 | 第11-12页 |
| 1.4 课题任务及工作 | 第12-13页 |
| 1.5 论文的结构 | 第13-14页 |
| 第2章 嵌入式 PLC 的可靠性分析与设计 | 第14-25页 |
| 2.1 引言 | 第14页 |
| 2.2 可靠性理论的基本概念 | 第14-15页 |
| 2.3 可靠性常用方法介绍 | 第15-16页 |
| 2.4 硬件可靠性技术 | 第16-17页 |
| 2.5 PLC 冗余的可靠性分析 | 第17-21页 |
| 2.6 冗余方式的可靠性比较 | 第21-23页 |
| 2.7 PLC 的可靠性需求 | 第23-24页 |
| 2.7.1 容错功能要求 | 第23-24页 |
| 2.7.2 PLC 冗余的性能需求 | 第24页 |
| 2.8 本章小结 | 第24-25页 |
| 第3章 PLC 硬件平台的建立 | 第25-39页 |
| 3.1 硬件平台的总体架构 | 第25页 |
| 3.2 CPU 模块 | 第25-29页 |
| 3.2.1 CPU 模块框架设计 | 第25-27页 |
| 3.2.2 CPU 模块存储器资源拓展 | 第27-29页 |
| 3.2.3 CPU 模块通讯接口扩展 | 第29页 |
| 3.3 DIO 模块 | 第29-31页 |
| 3.4 AIO 模块 | 第31-36页 |
| 3.5 底板模块设计 | 第36-37页 |
| 3.6 光纤模块 | 第37-38页 |
| 3.7 本章小结 | 第38-39页 |
| 第4章 PLC 冗余设计 | 第39-58页 |
| 4.1 PLC 主/备冗余 | 第39-40页 |
| 4.2 PLC 的冗余系统架构设计 | 第40-42页 |
| 4.2.1 CPU 模块冗余 | 第40页 |
| 4.2.2 底板模块冗余 | 第40-41页 |
| 4.2.3 电源模块冗余 | 第41-42页 |
| 4.2.4 数据同步链路 | 第42页 |
| 4.2.5 I/O 模块冗余 | 第42页 |
| 4.3 主协处理器的协同工作 | 第42-43页 |
| 4.4 PLC 故障检测机制设 | 第43-47页 |
| 4.4.1 PLC 故障模式定义 | 第43-44页 |
| 4.4.2 PLC 的故障检测 | 第44-47页 |
| 4.5 PLC 的容错机制设计 | 第47-57页 |
| 4.5.1 冗余 PLC 运行机制定义 | 第47页 |
| 4.5.2 自顶向下的故障定位 | 第47-50页 |
| 4.5.3 数据同步与双机协同模式设计 | 第50-55页 |
| 4.5.4 PLC 状态切换机制 | 第55-57页 |
| 4.6 本章小结 | 第57-58页 |
| 第5章 PLC 时间同步与数据同步的实现 | 第58-76页 |
| 5.1 PLC 时间同步 | 第58-64页 |
| 5.1.1 建立时间传递模型 | 第58-59页 |
| 5.1.2 各个模块的频率偏差修正 | 第59-60页 |
| 5.1.3 传输延时测算 | 第60-62页 |
| 5.1.4 时间同步算法实现 | 第62-63页 |
| 5.1.5 试验验证 | 第63-64页 |
| 5.2 PLC 数据同步 | 第64-75页 |
| 5.2.1 I/O 通道数据的交互 | 第65-69页 |
| 5.2.2 协处理器服务程序的实现 | 第69-75页 |
| 5.3 本章小结 | 第75-76页 |
| 第6章 PLC 冗余的实现 | 第76-83页 |
| 6.1 引言 | 第76页 |
| 6.2 数据同步的验证方法 | 第76-77页 |
| 6.3 数据同步结果 | 第77-81页 |
| 6.4 冗余性能分析 | 第81-82页 |
| 6.5 本章小结 | 第82-83页 |
| 第7章 总结与展望 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 致谢 | 第87-88页 |
| 个人简历、攻读硕士学位期间发表的学术论文及研究成果 | 第88页 |