| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 目录 | 第7-9页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 课题背景及研究意义 | 第9-11页 |
| 1.1.1 信道编码的历史 | 第9-10页 |
| 1.1.2 Turbo 码的提出 | 第10页 |
| 1.1.3 Turbo 乘积码的提出 | 第10-11页 |
| 1.2 TPC 码的应用 | 第11页 |
| 1.3 课题来源及其研究目的 | 第11页 |
| 1.4 本文研究内容和章节安排 | 第11-13页 |
| 第2章 Turbo 乘积码的编码原理 | 第13-18页 |
| 2.1 子码的选择 | 第13-15页 |
| 2.1.1 汉明码 | 第13-14页 |
| 2.1.2 BCH 码 | 第14-15页 |
| 2.1.3 RS 码 | 第15页 |
| 2.2 Turbo 乘积码的编码结构 | 第15-17页 |
| 2.3 Turbo 乘积码的纠错能力 | 第17页 |
| 2.4 本章小结 | 第17-18页 |
| 第3章 Turbo 乘积码的译码算法 | 第18-33页 |
| 3.1 乘积码的硬判决译码算法 | 第18-19页 |
| 3.2 乘积码的软判决译码 | 第19-28页 |
| 3.2.1 Chase 算法 | 第20-26页 |
| 3.2.3 Turbo 乘积码迭代译码结构 | 第26-28页 |
| 3.3 高阶调制与解调 | 第28-32页 |
| 3.3.1 调制方式 | 第28-30页 |
| 3.3.2 高阶调制软判决算法 | 第30-32页 |
| 3.4 本章小结 | 第32-33页 |
| 第4章 Turbo 乘积码的实现方法及仿真结果分析 | 第33-50页 |
| 4.1 研究目标 | 第33页 |
| 4.2 实现方法 | 第33-40页 |
| 4.2.1 缩短乘积码的构造 | 第33-35页 |
| 4.2.2 TPC 译码算法 | 第35-37页 |
| 4.2.3 高阶调制软判决算法 | 第37-40页 |
| 4.3 Turbo 乘积码译码性能仿真结果 | 第40-42页 |
| 4.4 多种调制方式仿真结果分析 | 第42-44页 |
| 4.4.1 BPSK 调制 | 第42-43页 |
| 4.4.2 QPSK 调制 | 第43页 |
| 4.4.3 8PSK 调制 | 第43页 |
| 4.4.4 16APSK 调制 | 第43-44页 |
| 4.4.5 32APSK 调制 | 第44页 |
| 4.5 编码调制和交织技术 | 第44-49页 |
| 4.5.1 功率效率和频谱效率比较 | 第44-45页 |
| 4.5.2 建议方案 | 第45-46页 |
| 4.5.4 定点仿真 | 第46页 |
| 4.5.5 编码调制方案 | 第46-47页 |
| 4.5.6 比特交织 | 第47-49页 |
| 4.6 本章小结 | 第49-50页 |
| 第5章 Turbo 乘积码的 FPGA 系统设计 | 第50-70页 |
| 5.1 TPC 编码器设计 | 第50-58页 |
| 5.1.1 TPC 编码器整体架构 | 第50-51页 |
| 5.1.2 TPC 编码的 FPGA 设计说明 | 第51-58页 |
| 5.1.3 TPC 编码器资源评估 | 第58页 |
| 5.2 TPC 译码器设计 | 第58-69页 |
| 5.2.1 TPC 译码器的整体结构 | 第58-59页 |
| 5.2.2 TPC 译码的 FPGA 设计说明 | 第59-68页 |
| 5.2.3 TPC 译码器资源评估 | 第68-69页 |
| 5.3 本章小结 | 第69-70页 |
| 总结与展望 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 致谢 | 第74页 |