多通道时序控制信号发生器研制
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-11页 |
| 1.1 课题的背景及研究意义 | 第8页 |
| 1.2 国内外的研究现状及分析 | 第8-9页 |
| 1.3 本课题的主要研究内容 | 第9-11页 |
| 第2章 多通道时序控制信号发生器设计方案 | 第11-16页 |
| 2.1 引言 | 第11页 |
| 2.2 信号发生器方案论证 | 第11-13页 |
| 2.2.1 信号发生器功能要求 | 第11-12页 |
| 2.2.2 信号发生器实现方案 | 第12-13页 |
| 2.3 关键芯片选择 | 第13-15页 |
| 2.3.1 时钟电平转换芯片选型 | 第13-14页 |
| 2.3.2 FPGA芯片选型 | 第14页 |
| 2.3.3 RS-232 电平转换芯片选型 | 第14-15页 |
| 2.4 本章小结 | 第15-16页 |
| 第3章 多通道时序控制信号发生器电路设计 | 第16-25页 |
| 3.1 引言 | 第16页 |
| 3.2 输入时钟电平转换电路设计 | 第16页 |
| 3.3 FPGA电路设计 | 第16-22页 |
| 3.3.1 FPGA配置电路 | 第16-20页 |
| 3.3.2 RS-232 串行通信接口电路 | 第20页 |
| 3.3.3 SPI通信接口电路 | 第20-21页 |
| 3.3.4 本地时钟晶振电路 | 第21-22页 |
| 3.4 多路差分信号输出电路 | 第22页 |
| 3.5 供电电源电路设计 | 第22-24页 |
| 3.6 本章小结 | 第24-25页 |
| 第4章 多通道时序控制信号发生器PCB设计 | 第25-31页 |
| 4.1 引言 | 第25页 |
| 4.2 PCB设计工具 | 第25页 |
| 4.3 元件封装的制作 | 第25-26页 |
| 4.4 PCB设计 | 第26-30页 |
| 4.4.1 PCB板的前期设计 | 第26-28页 |
| 4.4.2 PCB布局 | 第28-29页 |
| 4.4.3 PCB布线 | 第29-30页 |
| 4.5 本章小结 | 第30-31页 |
| 第5章 多通道时序控制信号发生器软件设计 | 第31-53页 |
| 5.1 引言 | 第31页 |
| 5.2 信号发生器软件方案 | 第31页 |
| 5.3 RS-232 串行通信模块设计 | 第31-46页 |
| 5.3.1 RS-232 串行通信原理 | 第31-32页 |
| 5.3.2 UART 实现方案 | 第32-45页 |
| 5.3.3 UART顶层模块及仿真测试 | 第45-46页 |
| 5.4 控制字缓存RAM模块设计 | 第46-47页 |
| 5.5 时序控制信号产生RUNCTRL模块设计 | 第47-49页 |
| 5.6 配置文件下载及程序调试 | 第49-52页 |
| 5.7 本章小结 | 第52-53页 |
| 结论 | 第53-54页 |
| 参考文献 | 第54-59页 |
| 致谢 | 第59页 |
