| 目录 | 第2-4页 |
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 引言 | 第6-8页 |
| 第二章 基于FPGA的滤波器理论 | 第8-42页 |
| 2.1 FPGA的结构特点 | 第8-13页 |
| 2.1.1 FPGA的技术发展 | 第8-9页 |
| 2.1.2 FPGA的性能及灵活性 | 第9-10页 |
| 2.1.3 FPGA的公共资源 | 第10-13页 |
| 2.2 数字滤波器 | 第13-20页 |
| 2.2.1 数字滤波器与模拟滤波器的关系 | 第14-15页 |
| 2.2.2 模拟到数字滤波器的转换 | 第15-16页 |
| 2.2.3 数字滤波器的结构及表示方法 | 第16-20页 |
| 2.3 FIR数字滤波器 | 第20-31页 |
| 2.3.1 数字滤波器相关特性 | 第20-24页 |
| 2.3.2 FIR理论 | 第24-27页 |
| 2.3.3 FIR滤波器设计方法 | 第27-31页 |
| 2.4 有限长单位冲激响应(FIR)滤波器的结构 | 第31-35页 |
| 2.4.1 直接型 | 第31-32页 |
| 2.4.2 级联型 | 第32页 |
| 2.4.3 频率采样型 | 第32-34页 |
| 2.4.4 快速卷积型 | 第34-35页 |
| 2.5 FIR滤波器的硬件实现方法 | 第35-41页 |
| 2.5.1 用ROM查找法实现FIR滤波器 | 第35-38页 |
| 2.5.2 移位相加乘法式FIR滤波器的结构 | 第38-39页 |
| 2.5.3 用乘法累加器实现FIR滤波器 | 第39-41页 |
| 2.6 本章小结 | 第41-42页 |
| 第三章 基于FPGA的数字信号处理流程 | 第42-47页 |
| 3.1 基于System Generator的数字信号处理流程 | 第42-43页 |
| 3.2 基于AccelDSP的数字信号处理流程 | 第43-45页 |
| 3.3 通用FPGA设计流程 | 第45-46页 |
| 3.4 本章小结 | 第46-47页 |
| 第四章 滤波器实现----分布式算法 | 第47-89页 |
| 4.1 基本理论 | 第47-57页 |
| 4.2 提高乘法速度---并行分布式算法 | 第57-58页 |
| 4.3 探索滤波器对称性 | 第58-61页 |
| 4.4 滤波器吞吐量 | 第61页 |
| 4.5 多通道设计 | 第61-62页 |
| 4.6 实例设计与仿真 | 第62-87页 |
| 4.6.1 FIR系数提取 | 第62-63页 |
| 4.6.2 FIR滤波器实现结构 | 第63-64页 |
| 4.6.3 分布式FIR的实现结构 | 第64-65页 |
| 4.6.4 FPGA实现与仿真 | 第65-71页 |
| 4.6.5 基于FPGA的实验结果 | 第71-74页 |
| 4.6.6 其它FIR滤波器实例 | 第74-86页 |
| 4.6.7 不同算法之间比较 | 第86-87页 |
| 4.7 本章小结 | 第87-89页 |
| 第五章 设计结果分析与总结展望 | 第89-91页 |
| 5.1 论文工作总结 | 第89-90页 |
| 5.2 论文中的创新点 | 第90页 |
| 5.3 今后工作展望 | 第90-91页 |
| 参考文献 | 第91-93页 |
| 致谢 | 第93-94页 |