| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 课题背景 | 第7-8页 |
| 1.2 课题完成的任务及实现方法 | 第8-9页 |
| 1.3 章节安排 | 第9-11页 |
| 第二章 相关概念和技术 | 第11-31页 |
| 2.1 FPGA 设计概述 | 第11-16页 |
| 2.1.1 FPGA 简介 | 第11-13页 |
| 2.1.2 FPGA 设计流程 | 第13-14页 |
| 2.1.3 FPGA 硬件资源 | 第14-16页 |
| 2.2 8051 MCU 体系简介 | 第16-31页 |
| 2.2.1 Intel 8051 简介 | 第16-18页 |
| 2.2.2 Intel 8051 结构分析 | 第18-21页 |
| 2.2.3 Intel 8051 指令集分析 | 第21-31页 |
| 第三章 8051 IP Core 的设计与实现 | 第31-59页 |
| 3.1 8051 IP Core 整体框架描述 | 第31-39页 |
| 3.1.1 8051 IP Core 整体介绍 | 第31-33页 |
| 3.1.2 core 模块的实现 | 第33-35页 |
| 3.1.3 control 模块的实现 | 第35-38页 |
| 3.1.4 整体宏定义介绍 | 第38-39页 |
| 3.2 8051 IP Core 的 ALU 模块的设计 | 第39-45页 |
| 3.2.1 ALU 模块的整体描述 | 第39-40页 |
| 3.2.2 ALU 模块的信号说明 | 第40页 |
| 3.2.3 ALU 模块的详细设计 | 第40-45页 |
| 3.3 8051 IP Core 的 MEM 模块的设计 | 第45-53页 |
| 3.3.1 MEM 模块的整体描述 | 第45-46页 |
| 3.3.2 MEM 模块的信号说明 | 第46-48页 |
| 3.3.3 MEM 模块的详细设计 | 第48-53页 |
| 3.4 8051 IP Core 的 FSM 模块的设计 | 第53-59页 |
| 3.4.1 FSM 模块的整体描述 | 第53-54页 |
| 3.4.2 FSM 模块的信号说明 | 第54-55页 |
| 3.4.3 FSM 模块的详细设计 | 第55-59页 |
| 第四章 系统测试 | 第59-69页 |
| 4.1 TestBench 平台的简介 | 第59-61页 |
| 4.2 8051 IP Core 的 TestBench 平台的搭建 | 第61-65页 |
| 4.2.1 TestBench 平台的顶层 | 第61-62页 |
| 4.2.2 TestBench 平台的测试用例编写 | 第62-64页 |
| 4.2.3 TestBench 平台的参考模型 | 第64-65页 |
| 4.3 TestBench 平台测试小结 | 第65-69页 |
| 4.3.1 TestBench 测试平台的运行 | 第65-66页 |
| 4.3.2 TestBench 测试结果 | 第66-69页 |
| 第五章 结束语 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-74页 |
