| 中文摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题研究背景及其意义 | 第9-10页 |
| 1.2 国内外同类课题研究现状及发展趋势 | 第10-13页 |
| 1.3 本文主要研究内容 | 第13-15页 |
| 第2章 FPGA 原理及其语音编解码原理 | 第15-24页 |
| 2.1 可编程逻辑器件及其 EDA 简介 | 第15页 |
| 2.2 FPGA 特点及其内部结构 | 第15-17页 |
| 2.3 语音编解码原理 | 第17-23页 |
| 2.3.1 波形编码原理 | 第17-18页 |
| 2.3.2 脉冲编码调制 PCM 编码 | 第18-21页 |
| 2.3.3 差分脉冲编码调制 | 第21-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第3章 语音信号加密的硬件整体电路设计 | 第24-40页 |
| 3.1 语音加密系统的硬件电路设计 | 第24-29页 |
| 3.1.1 语音硬件电路的设计 | 第26-28页 |
| 3.1.2 电源硬件电路 | 第28-29页 |
| 3.1.3 JTAG 下载电路 | 第29页 |
| 3.2 WM8731 语音编码器 | 第29-34页 |
| 3.2.1 WM8731 芯片简介 | 第29-30页 |
| 3.2.2 WM8731 芯片内部结构 | 第30-31页 |
| 3.2.3 WM8731 语音编解码方式 | 第31-34页 |
| 3.3 语音编码 | 第34-39页 |
| 3.3.1 语音数据 A/D 转换 | 第34-35页 |
| 3.3.2 码字同步 | 第35-37页 |
| 3.3.3 语音数据 D/A 转换 | 第37-39页 |
| 3.4 本章小结 | 第39-40页 |
| 第4章 语音信号的加密核设计 | 第40-65页 |
| 4.1 AES 算法的原理 | 第40页 |
| 4.2 加密结构流程图 | 第40-41页 |
| 4.3 加密核设计原理 | 第41-45页 |
| 4.4 AES 加密核设计部分 | 第45-57页 |
| 4.4.1 加解密部分 | 第53-56页 |
| 4.4.2 加解密缓存区处理 | 第56页 |
| 4.4.3 模块控制部分 | 第56-57页 |
| 4.5 语音加解密同步 | 第57-58页 |
| 4.6 AES 算法语音文件的主要模块波形图及其仿真图 | 第58-62页 |
| 4.6.1 轮密钥的结果及波形图仿真 | 第58-60页 |
| 4.6.2 语音文件加密模块的波形图仿真 | 第60-61页 |
| 4.6.3 语音文件解密模块的波形图仿真 | 第61-62页 |
| 4.7 密文的随机性 | 第62-63页 |
| 4.8 本章小结 | 第63-65页 |
| 第5章 语音加密传输系统测试结果分析 | 第65-73页 |
| 5.1 系统测试环境 | 第65-66页 |
| 5.2 语音的原始数据分析 | 第66-69页 |
| 5.3 语音的加解密数据分析 | 第69-70页 |
| 5.4 PCB 电路图及其实物测试结果 | 第70-72页 |
| 5.5 本章小结 | 第72-73页 |
| 结论 | 第73-75页 |
| 参考文献 | 第75-80页 |
| 致谢 | 第80-81页 |
| 攻读硕士学位期间发表的论文与成果 | 第81-82页 |
| 攻读硕士学位期间参加的科研项目 | 第82页 |