| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 引言 | 第9-11页 |
| 第1章 电极型电频谱探测器现状 | 第11-17页 |
| 1.1 探测器工作原理 | 第11-12页 |
| 1.2 第一版电极型电频谱探测器电路 | 第12-14页 |
| 1.2.1 第一版探测器电路原理 | 第12-14页 |
| 1.2.2 第一版探测器电路版划分 | 第14页 |
| 1.3 第一版探测器调试现状 | 第14-15页 |
| 1.4 探测器电路优化安排 | 第15-16页 |
| 1.5 小结 | 第16-17页 |
| 第2章 平衡监督系统优化 | 第17-34页 |
| 2.1 仪表放大器 | 第17-21页 |
| 2.1.1 仪表放大器现状 | 第17-18页 |
| 2.1.2 仪表放大电路改进 | 第18-21页 |
| 2.2 有效值检测（RMS）电路 | 第21-26页 |
| 2.2.1 有效值检测电路现状 | 第21-23页 |
| 2.2.2 有效值检测电路改进 | 第23-26页 |
| 2.3 调制放大电路 | 第26-30页 |
| 2.3.1 调制放大电路现状 | 第26-28页 |
| 2.3.2 压控增益放大电路 | 第28-30页 |
| 2.4 幅度控制电路 | 第30-33页 |
| 2.4.1 幅度控制电路现状 | 第30-31页 |
| 2.4.2 可变增益放大器 | 第31-33页 |
| 2.5 小结 | 第33-34页 |
| 第3章 数字信号采集系统优化 | 第34-46页 |
| 3.1 数字信号采集系统现状 | 第34-35页 |
| 3.2 数字信号采集系统优化设计 | 第35-36页 |
| 3.3 核心芯片选型 | 第36-38页 |
| 3.3.1 A/DC芯片AD7903 | 第36-37页 |
| 3.3.2 FPGA芯片EP2C5T144I8 | 第37-38页 |
| 3.3.3 DSP芯片TMS320F28335 | 第38页 |
| 3.4 采样方法改进 | 第38-41页 |
| 3.4.1 分段采样法 | 第38-40页 |
| 3.4.2 采样电路实现 | 第40-41页 |
| 3.5 检波方法改进 | 第41-45页 |
| 3.5.1 数字相敏检波算法 | 第41-43页 |
| 3.5.2 基于FPGA和DSP的DPSD算法实现 | 第43-45页 |
| 3.6 小结 | 第45-46页 |
| 第4章 系统布局与PCB设计 | 第46-53页 |
| 4.1 系统布局优化 | 第46-47页 |
| 4.2 PCB电路设计优化 | 第47-52页 |
| 4.2.1 板外形、尺寸、层数的确定 | 第47-48页 |
| 4.2.2 器件布局布线 | 第48-49页 |
| 4.2.3 电源层和接地层 | 第49-51页 |
| 4.2.4 去耦电容 | 第51-52页 |
| 4.3 小结 | 第52-53页 |
| 第5章 调试与结果分析 | 第53-61页 |
| 5.1 平衡监督系统调试分析 | 第53-57页 |
| 5.1.1 仪表放大模块 | 第53-54页 |
| 5.1.2 RMS检测模块 | 第54-56页 |
| 5.1.3 模拟乘法器以及VGA模块 | 第56-57页 |
| 5.2 数字信号采集电路结果分析 | 第57-60页 |
| 5.2.1 SNR对检波结果影响 | 第57-58页 |
| 5.2.2 采样长度对检波结果影响 | 第58-59页 |
| 5.2.3 频谱泄露对检波结果影响 | 第59-60页 |
| 5.3 小结 | 第60-61页 |
| 第6章 结论 | 第61-62页 |
| 参考文献 | 第62-64页 |
| 附录A 电路原理图，PCB图及实物图 | 第64-68页 |
| 致谢 | 第68页 |