DWDM系统中光监控信道的数据处理
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-21页 |
| ·DWDM(密集波分复用)技术 | 第10-17页 |
| ·DWDM技术简介 | 第10-12页 |
| ·DWDM技术的发展背景 | 第12-14页 |
| ·DWDM原理 | 第14-16页 |
| ·DWDM系统构成 | 第14-15页 |
| ·DWDM系统各模块介绍 | 第15-16页 |
| ·DWDM的应用形式 | 第16页 |
| ·DWDM技术的优势 | 第16-17页 |
| ·OSC(光监控信道)简介 | 第17-19页 |
| ·选题背景与研究意义 | 第19页 |
| ·主要工作总结及论文结构介绍 | 第19-21页 |
| ·主要工作总结 | 第19页 |
| ·论文结构介绍 | 第19-21页 |
| 第二章 OSC数据处理技术 | 第21-32页 |
| ·DWDM系统中的OSC模块 | 第21-25页 |
| ·OSC在DWDM系统中的重要性 | 第21页 |
| ·OSC的要求、帧结构及接口参数 | 第21-25页 |
| ·OSC的要求 | 第22-23页 |
| ·OSC的帧结构 | 第23-24页 |
| ·OSC的接口参数 | 第24-25页 |
| ·OSC智能适配设备 | 第25-28页 |
| ·研制OSC智能适配设备的目的 | 第25-26页 |
| ·OSC智能适配设备的系统功能 | 第26-27页 |
| ·OSC智能适配设备的内部功能及构成 | 第27-28页 |
| ·OSC数据处理单元 | 第28-32页 |
| ·硬件平台介绍 | 第28-29页 |
| ·软件平台及软件模块介绍 | 第29-32页 |
| ·软件平台 | 第29-31页 |
| ·软件模块 | 第31-32页 |
| 第三章 OSC数据处理板卡的研制 | 第32-51页 |
| ·OSC数据处理板卡的功能需求 | 第32-35页 |
| ·光电变换 | 第32页 |
| ·CMI编码/译码 | 第32-33页 |
| ·加扰/解扰 | 第33页 |
| ·E1组帧/解帧 | 第33-34页 |
| ·HDB3编码/译码 | 第34页 |
| ·DSP板卡接口 | 第34页 |
| ·加扰/解扰配置接口 | 第34-35页 |
| ·监测接口 | 第35页 |
| ·串口通信接口 | 第35页 |
| ·OSC数据处理板卡的详细实现 | 第35-43页 |
| ·最终实物图 | 第35页 |
| ·整体实现功能图 | 第35-36页 |
| ·整体实现电路图 | 第36-43页 |
| ·电源部分 | 第36-37页 |
| ·光电转换 | 第37-39页 |
| ·CMI编码/译码、加扰/解扰及E1组帧/解帧 | 第39-40页 |
| ·HDB3编码/译码 | 第40-41页 |
| ·加扰/解扰配置接口 | 第41页 |
| ·DSP板卡接口 | 第41-42页 |
| ·监测接口 | 第42-43页 |
| ·OSC数据处理板卡的功能性测试 | 第43-51页 |
| ·测试框图 | 第43页 |
| ·测试原理 | 第43-44页 |
| ·测试内容 | 第44-45页 |
| ·测试过程 | 第45-50页 |
| ·CPLD的功能性测试 | 第45页 |
| ·环回测试(人工码) | 第45-49页 |
| ·环回测试(随机码) | 第49-50页 |
| ·测试结论 | 第50-51页 |
| 第四章 OSC数据处理模块的设计与实现 | 第51-74页 |
| ·同步时钟 | 第51页 |
| ·CMI编码/译码模块 | 第51-54页 |
| ·CMI码概述 | 第51-52页 |
| ·CMI编码模块 | 第52-53页 |
| ·CMI编码的设计 | 第52页 |
| ·CMI编码的仿真 | 第52-53页 |
| ·CMI编码的验证 | 第53页 |
| ·CMI译码模块 | 第53-54页 |
| ·CMI译码的设计 | 第53页 |
| ·CMI译码的仿真 | 第53-54页 |
| ·CMI译码的验证 | 第54页 |
| ·加扰/解扰模块 | 第54-58页 |
| ·加扰/解扰多项式的确认 | 第54-56页 |
| ·加扰模块 | 第56-57页 |
| ·加扰的设计 | 第56页 |
| ·加扰的仿真 | 第56页 |
| ·加扰的验证 | 第56-57页 |
| ·解扰模块 | 第57-58页 |
| ·解扰的设计 | 第57页 |
| ·解扰的仿真 | 第57页 |
| ·解扰的验证 | 第57-58页 |
| ·E1组帧/解帧模块 | 第58-63页 |
| ·E1组帧模块 | 第58页 |
| ·E1组帧的设计 | 第58页 |
| ·E1组帧的验证 | 第58页 |
| ·E1解帧模块 | 第58-63页 |
| ·帧同步算法概述 | 第59-60页 |
| ·E1解帧的设计 | 第60页 |
| ·E1解帧的仿真 | 第60-62页 |
| ·E1解帧的验证 | 第62-63页 |
| ·加扰/解扰配置模块 | 第63-68页 |
| ·MCU程序执行流程图 | 第63-64页 |
| ·CPLD程序执行流程图 | 第64-65页 |
| ·加扰/解扰配置模块的验证 | 第65-68页 |
| ·系统容错模块 | 第68-71页 |
| ·系统容错的目的 | 第68页 |
| ·系统容错的实现原理 | 第68页 |
| ·系统容错的实现流程图 | 第68-69页 |
| ·系统容错功能的验证 | 第69-71页 |
| ·OSC数据处理单元的功能性测试 | 第71-74页 |
| ·基于DSP的OSC智能适配方案的测试 | 第71-72页 |
| ·测试框图 | 第71页 |
| ·测试步骤 | 第71页 |
| ·测试结果 | 第71-72页 |
| ·基于PCI的OSC智能适配方案的测试 | 第72-74页 |
| ·测试框图 | 第72页 |
| ·测试步骤 | 第72页 |
| ·测试结果 | 第72-74页 |
| 第五章 总结 | 第74-76页 |
| 参考文献 | 第76-78页 |
| 附录 | 第78-80页 |
| 致谢 | 第80-85页 |
| 攻读硕士期间发表论文目录 | 第85页 |
