基于可重构技术的密码分析系统模型研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 引言 | 第10-12页 |
| 1.1 背景及问题的提出 | 第10-11页 |
| 1.2 国内外研究现状 | 第11页 |
| 1.3 研究的目标及主要内容 | 第11页 |
| 1.4 本文的组织结构 | 第11-12页 |
| 第二章 可重构技术基础理论 | 第12-25页 |
| 2.1 可重构系统 | 第12-19页 |
| 2.1.1 可重构系统的分类 | 第12-13页 |
| 2.1.2 可重构系统的结构 | 第13-16页 |
| 2.1.3 可重构系统的优势 | 第16-19页 |
| 2.2 FPGA 基础理论 | 第19-23页 |
| 2.2.1 结构与组成 | 第19-22页 |
| 2.2.2 逻辑配置 | 第22-23页 |
| 2.3 系统动态重构设计构想 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 组件设计技术 | 第25-36页 |
| 3.1 组件的生成管理机制 | 第25-27页 |
| 3.1.1 组件生成原理 | 第25-26页 |
| 3.1.2 组件库的管理 | 第26-27页 |
| 3.2 算核组件设计 | 第27-32页 |
| 3.2.1 DES 算法设计 | 第28-30页 |
| 3.2.2 AES 算法设计 | 第30-31页 |
| 3.2.3 MD5 算法设计 | 第31-32页 |
| 3.2.4 SHA1 算法设计 | 第32页 |
| 3.3 YAHOO 邮箱密码算法设计 | 第32-34页 |
| 3.4 组件的验证与测试 | 第34-35页 |
| 3.5 本章小结 | 第35-36页 |
| 第四章 密码分析系统模型设计 | 第36-41页 |
| 4.1 系统组成与描述 | 第36-38页 |
| 4.2 体系结构 | 第38-39页 |
| 4.3 工作原理 | 第39-40页 |
| 4.4 本章小结 | 第40-41页 |
| 第五章 密码分析系统工程实现 | 第41-64页 |
| 5.1 PCI 密码卡硬件电路设计 | 第41-43页 |
| 5.1.1 电路结构 | 第41-42页 |
| 5.1.2 器件选型 | 第42-43页 |
| 5.2 FPGA 芯片逻辑设计 | 第43-53页 |
| 5.2.1 开发工具 | 第43-44页 |
| 5.2.2 设计方法 | 第44-46页 |
| 5.2.3 设计流程 | 第46-49页 |
| 5.2.4 设计原则 | 第49-50页 |
| 5.2.5 顶层设计 | 第50-53页 |
| 5.2.6 芯片操作 | 第53页 |
| 5.3 密码分析系统软件设计 | 第53-63页 |
| 5.3.1 软件总体设计 | 第53-55页 |
| 5.3.2 软件实现流程 | 第55-63页 |
| 5.4 本章小结 | 第63-64页 |
| 第六章 总结与展望 | 第64-67页 |
| 6.1 本文工作回顾 | 第64-65页 |
| 6.2 成果及意义 | 第65-66页 |
| 6.3 存在的不足及展望 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 附录1 | 第69-71页 |
| 附录2 | 第71-75页 |
| 附录3 | 第75-78页 |
| 致谢 | 第78-79页 |
| 作者攻读学位期间发表的论文 | 第79页 |
