| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 主要英文缩略语对照表 | 第8-12页 |
| 第一章 绪论 | 第12-17页 |
| 1.1 引言 | 第12页 |
| 1.2 课题研究背景和意义 | 第12-13页 |
| 1.3 国内外研究现状 | 第13-16页 |
| 1.4 论文研究目的和研究内容 | 第16页 |
| 1.5 论文的组织结构 | 第16-17页 |
| 第二章 航电以太网时钟同步技术及IEEE 1588协议 | 第17-32页 |
| 2.1 航电以太网时钟同步技术 | 第17-20页 |
| 2.2 IEEE 1588协议 | 第20-30页 |
| 2.2.1 PTP时钟模型 | 第20-23页 |
| 2.2.2 主从同步关系 | 第23-24页 |
| 2.2.3 PTP报文 | 第24-28页 |
| 2.2.4 时钟同步原理 | 第28-30页 |
| 2.3 本章小结 | 第30-32页 |
| 第三章 基于IEEE 1588协议的时钟同步误差分析及补偿 | 第32-44页 |
| 3.1 时钟同步精度的影响因素 | 第32-33页 |
| 3.2 基于IEEE 1588协议的时钟同步误差分析及补偿 | 第33-42页 |
| 3.2.1 PTP报文时间戳误差补偿方法 | 第33-37页 |
| 3.2.2 交换设备延迟测量与修正方案 | 第37-41页 |
| 3.2.3 从时钟节点内置硬件时钟的调节方案 | 第41-42页 |
| 3.3 本章小结 | 第42-44页 |
| 第四章 基于IEEE 1588协议的时钟同步装置设计与实现 | 第44-66页 |
| 4.1 PTP时钟节点的整体设计 | 第44-48页 |
| 4.1.1 PTP时钟节点体系结构设计 | 第44-46页 |
| 4.1.2 PTP时钟节点的硬件实现方案 | 第46-47页 |
| 4.1.3 PHY芯片DP83640功能的实现 | 第47-48页 |
| 4.2 E2E透明时钟的整体设计 | 第48-53页 |
| 4.2.1 E2E透明时钟的工作流程 | 第48-49页 |
| 4.2.2 E2E透明时钟的体系结构设计 | 第49-50页 |
| 4.2.3 非一体化解决方案 | 第50-51页 |
| 4.2.4 DP83640芯片的同步以太网模式 | 第51-53页 |
| 4.3 基于开源PTPd代码包的软件设计与实现 | 第53-65页 |
| 4.3.1 PTPd应用程序功能模块划分及实现 | 第53-61页 |
| 4.3.2 PTPd代码改写及扩展 | 第61-62页 |
| 4.3.3 PTPd与DP83640的接口设计 | 第62-64页 |
| 4.3.4 PTPd与PCF8583接口设计 | 第64-65页 |
| 4.4 本章小结 | 第65-66页 |
| 第五章 基于IEEE 1588协议的以太网时钟同步系统原型测试 | 第66-76页 |
| 5.1 时钟同步过程验证 | 第66-68页 |
| 5.2 时钟同步精度测试平台搭建 | 第68-69页 |
| 5.3 实验步骤及结果分析 | 第69-75页 |
| 5.4 本章小结 | 第75-76页 |
| 第六章 总结 | 第76-77页 |
| 6.1 论文工作总结 | 第76页 |
| 6.2 进一步工作 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-79页 |
