| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 MIMO-SCFDE系统硬件平台的研究背景与意义 | 第9-11页 |
| 1.2 MIMO-SCFDE系统硬件平台的基本设计原则 | 第11-12页 |
| 1.3 论文结构与内容安排 | 第12-13页 |
| 1.4 本章小结 | 第13-14页 |
| 第二章 平台核心处理模块设计 | 第14-25页 |
| 2.1 用Flash存储空间换取FPGA电路面积的设计思想 | 第14-17页 |
| 2.2 基于Xilinx公司V6系列FPGA的multi-boot设计方案 | 第17-21页 |
| 2.2.1 器件主要参数 | 第17页 |
| 2.2.2 Xilinx公司V6系列FPGA的multi-boot基本原理 | 第17-18页 |
| 2.2.3 基于ICAP的multi-boot启动流程 | 第18-21页 |
| 2.2.4 与multi-boot功能相关的硬件连接 | 第21页 |
| 2.3 基于国产FPGA的multi-boot设计方案 | 第21-24页 |
| 2.3.1 器件主要参数 | 第21-22页 |
| 2.3.3 基于国产FPGA的multi-boot设计原理 | 第22-23页 |
| 2.3.4 基于国产FPGA的multi-boot硬件连接 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 平台收发链路模块设计 | 第25-38页 |
| 3.1 发射/接收信号链路概述 | 第25-26页 |
| 3.2 收发滤波器及中频解调基本原理 | 第26-29页 |
| 3.3 基于AD9125的DAC子模块设计 | 第29-32页 |
| 3.3.1 AD9125的核心功能实现原理 | 第29-30页 |
| 3.3.2 AD9125的数字与模拟接口设计 | 第30-32页 |
| 3.4 基于ADS62C15的ADC子模块设计 | 第32-33页 |
| 3.5 收发信号链路上的功率调整方案 | 第33-35页 |
| 3.6 基于国产器件的ADC子模块替代方案 | 第35-37页 |
| 3.7 本章小结 | 第37-38页 |
| 第四章 平台时钟系统模块设计 | 第38-47页 |
| 4.1 参考时钟源设计 | 第39-40页 |
| 4.2 时钟管理分配子模块设计 | 第40-43页 |
| 4.3 其它器件内部时钟系统设计 | 第43-46页 |
| 4.4 本章小结 | 第46-47页 |
| 第五章 平台电源系统模块设计 | 第47-55页 |
| 5.1 电源器件的选型与设计 | 第47-49页 |
| 5.2 电源网络的整体架构 | 第49-52页 |
| 5.3 电源网络带载性能评估 | 第52-54页 |
| 5.4 本章小结 | 第54-55页 |
| 第六章 平台总体控制模块设计 | 第55-61页 |
| 6.1 控制系统总体架构 | 第55-56页 |
| 6.2 平台总体控制流程 | 第56-58页 |
| 6.3 版本切换服务响应流程 | 第58-60页 |
| 6.4 本章小结 | 第60-61页 |
| 第七章 平台的性能验证与下一步工作 | 第61-69页 |
| 7.1 MIMO-SCFDE系统的链路处理流程 | 第61-65页 |
| 7.2 平台的实验室内性能测试验证 | 第65-67页 |
| 7.3 平台的野外外场性能测试验证 | 第67页 |
| 7.4 下一步工作 | 第67-69页 |
| 参考文献 | 第69-72页 |
| 致谢 | 第72-74页 |
| 攻读学位期间发表的学术论文目录 | 第74页 |
