| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第9-15页 |
| 1.1 研究意义和背景 | 第9-10页 |
| 1.2 研究现状 | 第10-12页 |
| 1.2.1 频谱分配算法研究现状 | 第10-11页 |
| 1.2.2 频谱决策算法研究现状 | 第11-12页 |
| 1.3 本文的主要研究内容及结构 | 第12-15页 |
| 2 决策系统中的算法研究 | 第15-42页 |
| 2.1 基于量子遗传的频谱分配算法 | 第15-29页 |
| 2.1.1 频谱分配模型 | 第15-18页 |
| 2.1.2 基于量子遗传算法优化的频谱分配具体实现 | 第18-22页 |
| 2.1.3 量子遗传算法的改进 | 第22-23页 |
| 2.1.4 仿真结果与实验分析 | 第23-29页 |
| 2.2 基于多目标的频谱参数决策优化 | 第29-41页 |
| 2.2.1 频谱参数决策问题建模 | 第29-30页 |
| 2.2.2 NSGA-Ⅱ多目标优化算法 | 第30-34页 |
| 2.2.3 NSGA-Ⅱ算法流程 | 第34-35页 |
| 2.2.4 仿真结果与实验分析 | 第35-41页 |
| 2.3 本章小结 | 第41-42页 |
| 3 决策系统中高速传输方案设计 | 第42-63页 |
| 3.1 PCIE总线协议 | 第42-47页 |
| 3.1.1 PCIE IP Core | 第43页 |
| 3.1.2 PCIE IP Core接口模块 | 第43-45页 |
| 3.1.3 PCIE读写方式 | 第45-47页 |
| 3.2 PCIE传输逻辑设计 | 第47-53页 |
| 3.2.1 TX Engine发送模块设计 | 第47-49页 |
| 3.2.2 RX Engine发送模块设计 | 第49-50页 |
| 3.2.3 DMA Engine模块设计 | 第50-52页 |
| 3.2.4 中断程序设计 | 第52-53页 |
| 3.3 接口性能分析 | 第53-59页 |
| 3.3.1 寄存器操作分析 | 第55-56页 |
| 3.3.2 DMA控制模块读操作分析 | 第56-57页 |
| 3.3.3 DMA控制模块写操作分析 | 第57页 |
| 3.3.4 读写数据正确性与传输速率 | 第57-59页 |
| 3.4 传输方案设计 | 第59-62页 |
| 3.4.1 FPGA板卡至PC数据传输 | 第59-60页 |
| 3.4.2 PC至FPGA板卡数据传输 | 第60-62页 |
| 3.5 本章小节 | 第62-63页 |
| 4 决策系统软件设计 | 第63-71页 |
| 4.1 软件结构设计 | 第63-69页 |
| 4.1.1 用户界面模块设计 | 第64-65页 |
| 4.1.2 后台算法模块设计 | 第65-67页 |
| 4.1.3 PCIE总线驱动模块设计 | 第67-69页 |
| 4.2 软件工作流程 | 第69-70页 |
| 4.3 本章小结 | 第70-71页 |
| 5 系统功能验证与整体测试 | 第71-79页 |
| 5.1 系统功能验证 | 第71-72页 |
| 5.1.1 频谱分配功能验证 | 第71-72页 |
| 5.1.2 频谱决策功能验证 | 第72页 |
| 5.2 系统整体测试 | 第72-78页 |
| 5.2.1 测试方法 | 第72-74页 |
| 5.2.2 测试结果及分析 | 第74-78页 |
| 5.4 本章小结 | 第78-79页 |
| 结论 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-85页 |
| 攻读学位期间发表的学术论文及研究成果 | 第85页 |