基于CPLD和ARM完成短波发射机自动调谐控制的设计与实现
| 中文摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 课题研究的背景 | 第8-9页 |
| 1.2 课题的方案方法 | 第9-10页 |
| 1.3 论文的主要内容 | 第10-11页 |
| 1.4 本章小结 | 第11-12页 |
| 第二章 自动调谐控制器的设计 | 第12-25页 |
| 2.1 自动调谐控制器需求分析 | 第12页 |
| 2.2 射频系统原理 | 第12-13页 |
| 2.3 射频系统的组成 | 第13-16页 |
| 2.3.1 射频预驱动级 | 第13页 |
| 2.3.2 射频驱动级 | 第13-14页 |
| 2.3.3 射频末级 | 第14-15页 |
| 2.3.4 射频末级输出网络 | 第15页 |
| 2.3.5 平衡/不平衡转换器 | 第15-16页 |
| 2.4 设计方案 | 第16-24页 |
| 2.4.1 预期目标 | 第16-23页 |
| 2.4.2 方案框图 | 第23-24页 |
| 2.5 本章小结 | 第24-25页 |
| 第三章 调谐控制系统实现方案 | 第25-31页 |
| 3.1 调谐结构 | 第25页 |
| 3.2 调谐原理 | 第25-27页 |
| 3.2.1 前级调谐原理 | 第26页 |
| 3.2.2 末级调谐原理 | 第26-27页 |
| 3.3 自动调谐控制器的结构组成 | 第27-30页 |
| 3.4 本章小结 | 第30-31页 |
| 第四章 自动调谐控制器的结构组成 | 第31-40页 |
| 4.1 CPLD | 第31-35页 |
| 4.1.1 CPLD的基本结构 | 第31-32页 |
| 4.1.2 CPLD设计流程 | 第32-33页 |
| 4.1.3 CPLD时钟电路 | 第33-34页 |
| 4.1.4 JTAG调试口 | 第34页 |
| 4.1.5 复位电路 | 第34-35页 |
| 4.2 ARM体系结构 | 第35-38页 |
| 4.2.1 ARM设计思想 | 第36页 |
| 4.2.2 ARM7系列 | 第36页 |
| 4.2.3 系统核心芯片 | 第36-37页 |
| 4.2.4 JTAG调试口 | 第37-38页 |
| 4.2.5 时钟电路 | 第38页 |
| 4.3 制版工艺 | 第38-39页 |
| 4.4 本章小结 | 第39-40页 |
| 第五章 自动调谐系统的实现 | 第40-51页 |
| 5.1 调谐控制器原理 | 第40-43页 |
| 5.2 硬件电路 | 第43-44页 |
| 5.3 软件流程 | 第44-50页 |
| 5.4 本章小结 | 第50-51页 |
| 第六章 系统数据分析 | 第51-57页 |
| 6.1 实测数据 | 第51-53页 |
| 6.2 数据分析 | 第53-55页 |
| 6.3 常见故障分析 | 第55-56页 |
| 6.4 本章小结 | 第56-57页 |
| 结论 | 第57-58页 |
| 参考文献 | 第58-62页 |
| 附录 | 第62-67页 |
| 致谢 | 第67-68页 |
