摘要 | 第5-6页 |
ABSTRACT | 第6页 |
符号对照表 | 第10-11页 |
缩略语对照表 | 第11-15页 |
第一章 绪论 | 第15-21页 |
1.1 研究背景和意义 | 第15-18页 |
1.1.1 课题来源 | 第15页 |
1.1.2 连续波雷达系统简介 | 第15页 |
1.1.3 调频连续波雷达的工作原理和特点 | 第15-18页 |
1.2 国内外研究现状 | 第18-19页 |
1.3 论文主要工作和各章节内容安排 | 第19-21页 |
第二章 频率综合模块的设计与实现 | 第21-51页 |
2.1 DDS原理和线性连续波电路的产生方案与实现 | 第22-29页 |
2.1.1 线性连续波信号的产生方案介绍 | 第24页 |
2.1.2 芯片选型和设计 | 第24-26页 |
2.1.3 单片机C8051F330与AD9858之间的通信 | 第26页 |
2.1.4 单片机C8051F330控制电路 | 第26-28页 |
2.1.5 单片机C8051F330与AD9858之间的数据传送 | 第28-29页 |
2.2 AD9858寄存器的配置 | 第29-34页 |
2.2.1 AD9858工作原理简介 | 第29-31页 |
2.2.2 AD9858三个频率控制寄存器的设定方法 | 第31-32页 |
2.2.3 功能控制寄存器(CFR)的配置 | 第32-34页 |
2.2.4 AD9858寄存器程序配置 | 第34页 |
2.3 AD9858的整体电路设计 | 第34-37页 |
2.3.1 AD9858的电源电路设计 | 第34-35页 |
2.3.2 AD9858输出端电流设置和带通滤波器设计 | 第35-37页 |
2.4 基于锁相环原理的LT6946产生 1GHz参考时钟电路设计 | 第37-49页 |
2.4.1 锁相环频率合成原理 | 第37-38页 |
2.4.2 锁相环的相位噪声 | 第38-39页 |
2.4.3 锁相环的鉴相杂散分析 | 第39页 |
2.4.4 LT6946产生 1GHz参考时钟电路方案 | 第39-40页 |
2.4.5 LTC6946控制电路的设计 | 第40-41页 |
2.4.6 晶振电路的设计 | 第41-42页 |
2.4.7 LTC6946的环路滤波器设计 | 第42-46页 |
2.4.8 LTC6946的外围电路设计 | 第46-49页 |
2.5 本章小结 | 第49-51页 |
第三章 发射机的设计与实现 | 第51-63页 |
3.1 发射机性能指标及方案 | 第51-52页 |
3.1.1 发射机的主要技术指标 | 第51页 |
3.1.2 发射机方案 | 第51-52页 |
3.2 发射链路的功率规划 | 第52-58页 |
3.3 发射链路 | 第58-61页 |
3.4 本章小结 | 第61-63页 |
第四章 接收机的设计与实现 | 第63-77页 |
4.1 接收机指标和方案介绍 | 第63-64页 |
4.2 接收机的主要性能参数分析 | 第64-68页 |
4.2.1 噪声系数(NF) | 第64-65页 |
4.2.2 系统的线性度 | 第65-68页 |
4.2.3 接收机灵敏度 | 第68页 |
4.2.4 接收机的动态范围 | 第68页 |
4.3 接收通道的方案设计芯片选型 | 第68-75页 |
4.3.1 射频低噪声放大器电路设计 | 第70页 |
4.3.2 数字衰减器的设计 | 第70-71页 |
4.3.3 混频器的设计 | 第71页 |
4.3.4 中频信号的滤波及放大 | 第71-72页 |
4.3.5 中频数字衰减器 | 第72-74页 |
4.3.6 中频信号放大 | 第74页 |
4.3.7 接收通道相关性能参数计算 | 第74-75页 |
4.4 本章小结 | 第75-77页 |
第五章 阻抗匹配设计和系统的测试 | 第77-87页 |
5.1 射频阻抗匹配原理 | 第77-78页 |
5.2 发射模块和接收模块的阻抗匹配设计 | 第78-79页 |
5.3 接收和发送天线 | 第79-80页 |
5.4 电源模块的测试 | 第80-81页 |
5.5 频率综合模块测试 | 第81-84页 |
5.6 发射信号测试 | 第84-85页 |
5.7 接收模块测试 | 第85-86页 |
5.8 本章小结 | 第86-87页 |
第六章 总结与展望 | 第87-89页 |
6.1 论文工作总结 | 第87-88页 |
6.2 研究展望 | 第88-89页 |
参考文献 | 第89-93页 |
致谢 | 第93-95页 |
作者简介 | 第95-96页 |