基于因子图的模拟迭代译码技术
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-15页 |
| ·本论文研究的目的和意义 | 第10页 |
| ·国内外研究现状及发展趋势 | 第10-13页 |
| ·本文研究内容与安排 | 第13-15页 |
| 第2章 模拟迭代译码技术 | 第15-38页 |
| ·因子图 | 第15-21页 |
| ·因子图的定义 | 第15-16页 |
| ·因子图中的局部函数 | 第16-21页 |
| ·和积算法 | 第21-23页 |
| ·概率门电路的实现 | 第23-29页 |
| ·信号加法 | 第26-27页 |
| ·核心电路——矩阵乘法电路 | 第27-28页 |
| ·归一化概率函数电路 | 第28-29页 |
| ·软逻辑门电路实现 | 第29-33页 |
| ·软逻辑门网格表示 | 第30-31页 |
| ·软异或门电路 | 第31-32页 |
| ·等效门电路 | 第32-33页 |
| ·基本电路模块之间连接 | 第33-36页 |
| ·电流镜 | 第33-34页 |
| ·电流形式连接问题 | 第34-36页 |
| ·本章小结 | 第36-38页 |
| 第3章 模拟迭代译码电路混合行为模型建模 | 第38-63页 |
| ·模拟译码电路动态行为分析 | 第39-47页 |
| ·基于概率计算的信号处理算法动态行为仿真模型设计 | 第39-42页 |
| ·基于概率计算的信号处理算法动态行为仿真模型验证 | 第42-43页 |
| ·相同延时的仿真结果 | 第43-45页 |
| ·随机延时仿真结果 | 第45-47页 |
| ·模拟译码电路模型处理延时分析 | 第47-48页 |
| ·晶体管失配效应 | 第48-57页 |
| ·晶体管电路输入电压与对数似然陈述 | 第49-51页 |
| ·单晶体管不匹配 | 第51-52页 |
| ·基本矩阵晶体管失配效应 | 第52-53页 |
| ·计算和建模整个和积模块电路的失配效应 | 第53-57页 |
| ·模拟迭代译码电路的混合行为/结构模型 | 第57-58页 |
| ·仿真结果分析 | 第58-61页 |
| ·本章小结 | 第61-63页 |
| 第4章 译码器行为模型验证平台设计 | 第63-73页 |
| ·LDPC码概率计算模拟译码器测试原理 | 第63-67页 |
| ·测试内容 | 第67-69页 |
| ·电路时序 | 第68页 |
| ·测试方案 | 第68-69页 |
| ·测试结果与分析 | 第69-72页 |
| ·建立时间 | 第69-70页 |
| ·误码率 | 第70-72页 |
| ·本章小结 | 第72-73页 |
| 结论 | 第73-75页 |
| 参考文献 | 第75-80页 |
| 攻读学位期间发表论文与研究成果清单 | 第80-81页 |
| 致谢 | 第81页 |
