| 致谢 | 第1-4页 |
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-10页 |
| 1 绪论 | 第10-14页 |
| ·课题研究背景 | 第10-11页 |
| ·国内外多核 DSP 研究现状 | 第11-13页 |
| ·论文主要工作及结构安排 | 第13-14页 |
| 2 TI 新型多核 DSP TMS320C66785 | 第14-27页 |
| ·引言 | 第14页 |
| ·TMS320C6678 多核 DSP 基础 | 第14-16页 |
| ·TMS320C6678 并行分析 | 第14-15页 |
| ·TMS320C6678 主要特性 | 第15-16页 |
| ·TMS320C6678 多核 DSP 软件编程 | 第16-19页 |
| ·SYS/BIOS 操作系统 | 第16-17页 |
| ·管理存储器结构 | 第17-18页 |
| ·DSP 代码的优化 | 第18-19页 |
| ·TMS320C6678 多核 DSP 核间通信方法 | 第19-26页 |
| ·核间中断 | 第19-20页 |
| ·IPC | 第20-22页 |
| ·OpenMP | 第22-25页 |
| ·几种核间通信方法的比较 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 3 基于多核 DSP 的图像处理硬件平台分析与关键接口实现 | 第27-36页 |
| ·引言 | 第27页 |
| ·图像处理系统硬件平台分析 | 第27-28页 |
| ·FPGA+多核 DSP 的高速图像处理平台 | 第27-28页 |
| ·系统内图像数据流结构 | 第28页 |
| ·相机与 FPGA 的 FMC-CameraLink 子卡硬件设计 | 第28-32页 |
| ·FMC 标准简介 | 第28-29页 |
| ·硬件设计 | 第29-30页 |
| ·FMC-CameraLink 子卡 PCB 制作 | 第30-32页 |
| ·FPGA 与 DSP 的 SRIO 互连设计 | 第32-35页 |
| ·串行 RapidIO 协议简介 | 第32页 |
| ·软件程序设计 | 第32-33页 |
| ·基于 SRIO 的图像传输方案 | 第33-35页 |
| ·本章小结 | 第35-36页 |
| 4 多核 DSP 并行访问存储器性能的研究 | 第36-47页 |
| ·引言 | 第36页 |
| ·C6678 多核 DSP 存储器架构 | 第36-39页 |
| ·C66x 内核 | 第36-37页 |
| ·TeraNet 交换桥 | 第37-38页 |
| ·EDMA 传输控制器 | 第38页 |
| ·多核 DSP 的理论带宽 | 第38-39页 |
| ·并行访问 SL2 的性能 | 第39-42页 |
| ·多个 DSP 内核共享 SL2 的情况 | 第39-40页 |
| ·多个 EDMA 共享 SL2 的情况 | 第40-42页 |
| ·并行访问 DDR3 的性能 | 第42-46页 |
| ·多个 DSP 内核共享 DDR3 的情况 | 第42-44页 |
| ·多个 EDMA 共享 DDR3 的情况 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 5 多核 DSP 并行调度方案设计与验证 | 第47-63页 |
| ·引言 | 第47页 |
| ·多核 DSP 并行调度方案 | 第47-50页 |
| ·并行调度实现的几种方案 | 第47-49页 |
| ·几种方案的比较 | 第49-50页 |
| ·算法实例验证 | 第50-62页 |
| ·实时目标检测 | 第50-54页 |
| ·多核并行：图像边缘检测 | 第54-58页 |
| ·多核并行：大数据量 DFT | 第58-62页 |
| ·本章小结 | 第62-63页 |
| 6 结束语 | 第63-65页 |
| ·工作总结 | 第63页 |
| ·工作展望 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 作者简介及在学期间发表的学术论文与研究成果 | 第68-69页 |
