基于Qsys的数码相框的设计与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-9页 |
| 第1章 绪论 | 第9-14页 |
| ·课题的背景及意义 | 第9-11页 |
| ·研究现状 | 第11-12页 |
| ·论文结构安排 | 第12-14页 |
| 第2章 数码相框硬件系统设计 | 第14-25页 |
| ·数码相框硬件结构框图 | 第14-15页 |
| ·FPGA基本单元电路 | 第15-19页 |
| ·电源电路 | 第15-16页 |
| ·FPGA复位电路 | 第16-17页 |
| ·FPGA时钟电路 | 第17页 |
| ·FPGA配置电路 | 第17-19页 |
| ·存储模块电路 | 第19-22页 |
| ·DDR2 SDRAM电路 | 第19-20页 |
| ·SDRAM接口电路 | 第20-21页 |
| ·SD卡接口电路 | 第21-22页 |
| ·LCD接口及其电路 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 数码相框Qsys系统设计 | 第25-51页 |
| ·数码相框Qsys系统总体构成 | 第25-27页 |
| ·数码相框Qsys系统时钟域 | 第27-28页 |
| ·数码相框Qsys系统的桥接 | 第28页 |
| ·数码相框Qsys系统的基本构成 | 第28-36页 |
| ·Nios Ⅱ软核处理器内核 | 第28-29页 |
| ·EPCS控制器IP核 | 第29-30页 |
| ·SDRAM控制器IP核 | 第30-31页 |
| ·DDR2 SDRAM控制器IP核 | 第31-33页 |
| ·SD卡控制器IP核 | 第33-36页 |
| ·基本Qsys系统的其它IP核 | 第36页 |
| ·数码相框Qsys系统图像通道 | 第36-48页 |
| ·SG-DMA控制器IP核 | 第36-41页 |
| ·添加SG-DMA到FIFO的时序适配器 | 第41-42页 |
| ·添加图像缓冲FIFO | 第42-43页 |
| ·添加FIFO到数据格式转换的时序适配器 | 第43-44页 |
| ·添加数据格式适配器 | 第44-45页 |
| ·添加像素转换器 | 第45-46页 |
| ·添加图像视频同步发生器 | 第46-48页 |
| ·功能组件Avalon总线互连 | 第48-50页 |
| ·本章小结 | 第50-51页 |
| 第4章 系统软件设计与实现 | 第51-78页 |
| ·BMP图片格式解析 | 第51-56页 |
| ·BMP文件结构 | 第51-52页 |
| ·位图文件头 | 第52-53页 |
| ·位图信息头 | 第53-55页 |
| ·彩色表 | 第55页 |
| ·RGB颜色阵列 | 第55-56页 |
| ·FAT16文件系统解析 | 第56-67页 |
| ·FAT16文件系统存储格式 | 第56-58页 |
| ·引导扇区DBR解析 | 第58-62页 |
| ·根目录区解析 | 第62-65页 |
| ·BMP图片文件存放空间和地址计算 | 第65-67页 |
| ·SD卡IP核软件设计 | 第67-72页 |
| ·通过寄存器访问SD卡 | 第67-70页 |
| ·硬件抽象层HAL器件驱动 | 第70-72页 |
| ·SG-DMA控制器IP核软件设计 | 第72-76页 |
| ·数码相框的软件整体设计 | 第76-77页 |
| ·本章小结 | 第77-78页 |
| 第5章 数码相框系统实现 | 第78-84页 |
| ·数码相框的Qsys系统实现 | 第78-79页 |
| ·数码相框的软件实现 | 第79-80页 |
| ·数码相框的硬件系统实现 | 第80-82页 |
| ·数码相框实物测试 | 第82-83页 |
| ·本章小结 | 第83-84页 |
| 第6章 论文工作总结与展望 | 第84-87页 |
| ·论文工作总结 | 第84-86页 |
| ·未来工作展望 | 第86-87页 |
| 致谢 | 第87-88页 |
| 参考文献 | 第88-90页 |
| 攻读学位期间的研究成果 | 第90页 |
