| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-15页 |
| ·研究背景及意义 | 第10-12页 |
| ·国内外发展动态 | 第12-13页 |
| ·本论文的结构安排 | 第13-15页 |
| 第二章 高速串行 I/O 接口技术 | 第15-25页 |
| ·串行 I/O 接口技术基础 | 第15-18页 |
| ·LVDS 信号原理简介 | 第15-17页 |
| ·数据传输的同步技术 | 第17-18页 |
| ·SERDES 技术 | 第18-22页 |
| ·线性编码器 | 第19-21页 |
| ·符号锁定 | 第21页 |
| ·通道绑定 | 第21-22页 |
| ·高速串行 I/O 的特点及应用 | 第22-24页 |
| ·芯片间的数据传输 | 第23页 |
| ·板间的数据传输 | 第23-24页 |
| ·小结 | 第24-25页 |
| 第三章 基于 VPX 的超高速数据采集处理平台简介 | 第25-36页 |
| ·VPX 标准与系统 | 第25-27页 |
| ·VPX 模块 | 第25-26页 |
| ·VPX 内部连接及串行协议 | 第26-27页 |
| ·FMC 子卡设计标准 | 第27-28页 |
| ·FMC 标准的尺寸以及其使用的连接器[8] | 第27-28页 |
| ·FMC 标准的优点 | 第28页 |
| ·系统简介 | 第28-35页 |
| ·定制的 VPX 机箱 | 第29页 |
| ·VPX 机箱背板链路 | 第29-30页 |
| ·系统中主要模块简介 | 第30-34页 |
| ·系统可实现的功能 | 第34-35页 |
| ·小结 | 第35-36页 |
| 第四章 基于 AURORA 接口的数据采集传输及回放系统设计 | 第36-56页 |
| ·Aurora 串行数据传输协议 | 第36-41页 |
| ·数据的发送和接收过程 | 第37-38页 |
| ·Aurora 协议的流量控机制 | 第38-40页 |
| ·初始化和错误处理 | 第40-41页 |
| ·Aurora 接口的时序仿真和分析 | 第41-47页 |
| ·帧用户接口时序仿真 | 第42-46页 |
| ·流用户接口时序仿真 | 第46-47页 |
| ·系统实现 | 第47-55页 |
| ·系统构建 | 第47-48页 |
| ·ADC510 数据采集电路设计 | 第48-49页 |
| ·FMC204 接口电路设计 | 第49-50页 |
| ·Aurora 接口的电路设计 | 第50-51页 |
| ·系统测试和分析 | 第51-55页 |
| ·小结 | 第55-56页 |
| 第五章 基于 RAPIDIO 接口的雷达信号产生系统设计 | 第56-74页 |
| ·RapidIO 数据传输协议简介 | 第56-58页 |
| ·RapidIO 协议分层及包格式 | 第57-58页 |
| ·流量控制机制 | 第58页 |
| ·RapidIO 接口结构 | 第58-64页 |
| ·逻辑和传输层接口 | 第59-60页 |
| ·Buffer 模块 | 第60-61页 |
| ·SRIO 物理层模块 | 第61-62页 |
| ·寄存器管理模块 | 第62页 |
| ·时钟模块 | 第62-64页 |
| ·时序仿真 | 第64-68页 |
| ·仿真平台的搭建 | 第64页 |
| ·Initiator 模块设计 | 第64-65页 |
| ·Target 用户模块设计 | 第65页 |
| ·用户接口的时序仿真 | 第65-68页 |
| ·系统实现 | 第68-72页 |
| ·系统构建 | 第68-69页 |
| ·波形产生模块设计 | 第69-70页 |
| ·系统测试和分析 | 第70-72页 |
| ·小结 | 第72-74页 |
| 第六章 结论 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 攻读硕士期间取得的科研成果 | 第78-79页 |
