摘要 | 第1-5页 |
Abstract | 第5-10页 |
第1章 绪论 | 第10-14页 |
·概述 | 第10页 |
·核信号发生器的国内外现状 | 第10-12页 |
·课题的研究目的与意义 | 第12-13页 |
·论文的主要结构介绍 | 第13页 |
·本章小结 | 第13-14页 |
第2章 仿核信号发生器随机数的产生机制 | 第14-20页 |
·核信号发生机理 | 第14页 |
·高斯分布随机数的产生方法 | 第14-16页 |
·Brien 等人的算法:基于逆变换法 | 第14-15页 |
·Jeanluc Danger 改进的方法 | 第15-16页 |
·Box-Muller 算法 | 第16页 |
·指数分布随机数的产生方法 | 第16-18页 |
·均匀分布随机数的产生方法 | 第18-19页 |
·平方取中法 | 第18页 |
·线性同余法 | 第18-19页 |
·本章小结 | 第19-20页 |
第3章 FPGA 的应用 | 第20-29页 |
·FPGA 的基本结构 | 第20-23页 |
·反熔丝及 SRAM 与其他 | 第20-21页 |
·细粒、中等微粒和粗粒结构 | 第21页 |
·基于 EPROM 的 FPGA | 第21页 |
·MUX 与基于 LUT 的逻辑块 | 第21-22页 |
·快速进位链 | 第22页 |
·内嵌的 RAM | 第22页 |
·内嵌的乘法器、加法器、MAC 等 | 第22页 |
·时钟树和时间管理器 | 第22-23页 |
·通用的 I/O | 第23页 |
·FPGA 的基本特点和用途 | 第23-24页 |
·FPGA 的设计流程 | 第24-26页 |
·基于原理图的 FPGA 设计流程 | 第24-25页 |
·基于 HDL 的 FPGA 设计流程 | 第25-26页 |
·硬件描述语言 | 第26-27页 |
·FPGA 芯片的选型及芯片介绍 | 第27页 |
·系统的性能指标参数 | 第27-28页 |
·本章小结 | 第28-29页 |
第4章 总体设计方案 | 第29-37页 |
·脉冲信号发生模块的设计 | 第29-33页 |
·周期信号发生模块 | 第29-30页 |
·随机脉冲发生模块 | 第30-31页 |
·DDS 信号发生模块 | 第31-33页 |
·滤波成形电路 | 第33-35页 |
·二进制基带信号平方根升余弦成形原理 | 第34页 |
·二进制基带信号平方根升余弦成形滤波器的成形原理 | 第34-35页 |
·高通滤波器电路设计 | 第35-36页 |
·本章小结 | 第36-37页 |
第5章 系统的硬件电路设计 | 第37-45页 |
·核心芯片 FPGA 的通用选型 | 第37-38页 |
·FPGA 芯片的工艺选择 | 第37页 |
·基本资源和封装的选择 | 第37-38页 |
·通用的 I/O 接口 | 第38页 |
·嵌入式乘法器、RAM 等 | 第38页 |
·速度等级 | 第38页 |
·硬件部分总体介绍 | 第38-43页 |
·电源匹配电路 | 第39-40页 |
·配置电路 | 第40页 |
·时钟电路 | 第40-41页 |
·复位电路 | 第41页 |
·D/A 转换电路 | 第41页 |
·串口通信电路 | 第41-42页 |
·滤波电路 | 第42-43页 |
·PCB 设计需注意事项 | 第43-44页 |
·高速设计 | 第43页 |
·信号完整性分析 | 第43-44页 |
·电路板的起动功率 | 第44页 |
·使用内部末端阻抗 | 第44页 |
·串行或并行处理 | 第44页 |
·本章小结 | 第44-45页 |
第6章 系统的调试与仿真 | 第45-54页 |
·系统程序下载与配置 | 第45-46页 |
·随机信号发生模块 Verilog HDL 代码设计 | 第46-48页 |
·顶层模块代码设计 | 第46页 |
·随机数发生模块代码设计 | 第46-47页 |
·均匀分布数发生模块代码设计 | 第47页 |
·脉冲间隔检测代码设计 | 第47-48页 |
·脉冲计数模块代码设计 | 第48页 |
·DDS 模块波形的仿真 | 第48-51页 |
·随机信号发生模块在波形仿真及测试 | 第51-53页 |
·随机脉冲信号在时间上的统计分布检验 | 第51-52页 |
·随机脉冲信号在幅度上的统计分布检验 | 第52-53页 |
·本章小结 | 第53-54页 |
总结 | 第54-55页 |
致谢 | 第55-56页 |
参考文献 | 第56-58页 |
攻读学位期间取得学术成果 | 第58-59页 |
附录 | 第59页 |