数据流多核模拟器的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-14页 |
| ·课题背景及研究目的和意义 | 第8-9页 |
| ·课题来源 | 第8页 |
| ·课题背景 | 第8-9页 |
| ·课题研究的目的和意义 | 第9页 |
| ·本人承担任务 | 第9页 |
| ·模拟方法和技术概述 | 第9-13页 |
| ·系统模拟与处理器设计流程 | 第9-10页 |
| ·系统模拟方法及比较 | 第10-11页 |
| ·处理器性能模拟技术 | 第11-12页 |
| ·相关模拟器模型和文献综述 | 第12-13页 |
| ·本文结构和主要研究内容 | 第13-14页 |
| 第二章 数据流多核模拟器总体结构 | 第14-22页 |
| ·目标处理器体系结构简述 | 第14-15页 |
| ·需求分析 | 第15-16页 |
| ·功能需求分析 | 第15-16页 |
| ·非功能需求分析 | 第16页 |
| ·数据流多核模拟器的模拟技术选择 | 第16-17页 |
| ·指令集及系统调用处理 | 第17-18页 |
| ·指令集概述 | 第17-18页 |
| ·系统调用处理 | 第18页 |
| ·数据流多核模拟器的总体结构设计 | 第18-21页 |
| ·模拟器总体设计思想及软件架构 | 第18-19页 |
| ·功能模块划分 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 第三章 数据流多核模拟器详细设计与实现 | 第22-50页 |
| ·数据流多核模拟器的模块划分 | 第22页 |
| ·辅助功能模块的设计与实现 | 第22-24页 |
| ·基本构件类 | 第23页 |
| ·时钟构件类 | 第23-24页 |
| ·网络功能构件类 | 第24页 |
| ·执行区模块的设计与实现 | 第24-28页 |
| ·执行区构件 | 第24-25页 |
| ·执行单元构件 | 第25-28页 |
| ·互联网络模块的设计与实现 | 第28-30页 |
| ·存储器模块的设计与实现 | 第30-34页 |
| ·存取单元构件 | 第30-32页 |
| ·指令域构件 | 第32-34页 |
| ·物理内存构件 | 第34页 |
| ·消息模块的设计与实现 | 第34-38页 |
| ·模拟器模块的设计与实现 | 第38页 |
| ·模拟器的关键执行流程 | 第38-48页 |
| ·执行区模块相关执行流程 | 第40-43页 |
| ·存储器模块相关执行流程 | 第43-47页 |
| ·模拟器模块相关执行流程 | 第47-48页 |
| ·本章小节 | 第48-50页 |
| 第四章 数据流多核模拟器的系统测试 | 第50-54页 |
| ·系统测试目的 | 第50页 |
| ·测试方案设计 | 第50-51页 |
| ·测试方案可行性分析 | 第51页 |
| ·测试平台及测试程序集 | 第51-52页 |
| ·测试数据及分析 | 第52-53页 |
| ·本章小节 | 第53-54页 |
| 第五章 结论 | 第54-55页 |
| 参考文献 | 第55-58页 |
| 致谢 | 第58页 |
