| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题研究背景 | 第10-11页 |
| ·课题研究内容 | 第11页 |
| ·论文的主要工作及安排 | 第11-14页 |
| 第二章 多线程流水线处理器ASIC设计与实现概述 | 第14-28页 |
| ·基于多线程处理器的并行网络处理器结构 | 第14-16页 |
| ·多线程包处理单元结构介绍 | 第16-19页 |
| ·FPGA设计与ASIC设计的主要区别 | 第19-23页 |
| ·FPGA设计 | 第19-20页 |
| ·ASIC设计特点 | 第20-22页 |
| ·两者特点比较 | 第22-23页 |
| ·ASIC设计从综合到物理设计的关键流程 | 第23-26页 |
| ·逻辑综合流程 | 第23-25页 |
| ·物理设计流程 | 第25-26页 |
| ·本论文的主要设计目标 | 第26页 |
| ·本章小结 | 第26-28页 |
| 第三章 多线程包处理器设计及分支指令优化 | 第28-42页 |
| ·多线程IP包处理器指令集 | 第28-30页 |
| ·多线程流水线结构中的数据相关优化 | 第30-33页 |
| ·XDNP多线程流水线处理器中的数据相关问题描述 | 第30-31页 |
| ·通过数据旁路的方法解决数据相关问题 | 第31-33页 |
| ·多线程流水线分支指令的控制相关优化 | 第33-41页 |
| ·控制相关问题描述 | 第33-34页 |
| ·XDNP多线程流水线处理器中的分支指令介绍 | 第34-39页 |
| ·多线程流水线处理器对控制相关的处理方案 | 第39-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 多线程流水线处理器的综合与优化 | 第42-64页 |
| ·从FPGA原型到ASIC设计的转换 | 第42-47页 |
| ·转换的原因及存在的问题 | 第42页 |
| ·解决方案 | 第42-47页 |
| ·针对多线程流水线处理器设计的综合实现 | 第47-50页 |
| ·多线程处理器工艺设计库的确定 | 第47-48页 |
| ·设计输入 | 第48页 |
| ·定义设计的环境 | 第48-49页 |
| ·定义设计约束 | 第49-50页 |
| ·基于DC约束的多线程处理器的流水线时序优化 | 第50-56页 |
| ·综合器的优化 | 第50-54页 |
| ·多核处理器电路的设计优化 | 第54-56页 |
| ·多线程流水线处理器综合实现 | 第56-59页 |
| ·综合策略 | 第56-57页 |
| ·多线程流水线处理器综合优化 | 第57-59页 |
| ·多线程流水线处理器的综合结果验证与分析 | 第59-62页 |
| ·逻辑综合结果 | 第59-60页 |
| ·静态时序分析 | 第60-61页 |
| ·一致性检查 | 第61页 |
| ·动态仿真验证 | 第61-62页 |
| ·本章小结 | 第62-64页 |
| 第五章 多线程流水线处理器后端布局布线设计实现 | 第64-69页 |
| ·基于SOC_ENCOUNTER的多线程处理器物理设计 | 第64-68页 |
| ·文件准备 | 第64页 |
| ·布局规划 | 第64-66页 |
| ·单元布局和时钟树综合 | 第66-67页 |
| ·布线和填充 | 第67-68页 |
| ·验证及文件输出 | 第68页 |
| ·本章小结 | 第68-69页 |
| 第六章 结束语 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 研究成果 | 第73-74页 |