| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第一章 绪论 | 第11-17页 |
| ·课题的研究背景及意义 | 第11-12页 |
| ·课题的研究现状 | 第12-13页 |
| ·SOPC技术概述 | 第13-15页 |
| ·SOPC技术应用简介 | 第13-14页 |
| ·基于SOPC技术的功率因数校正系统的优势 | 第14-15页 |
| ·SOPC系统开发流程 | 第15页 |
| ·课题研究的主要内容 | 第15-17页 |
| 第二章 系统控制原理及总体方案 | 第17-28页 |
| ·功率因数校正技术概述 | 第17-19页 |
| ·功率因数校正数字化控制基本原理 | 第19-20页 |
| ·功率因数校正电路拓扑结构和控制方法选择 | 第20-23页 |
| ·PFC电路拓扑结构选择 | 第20-22页 |
| ·PFC电路控制方法选择 | 第22-23页 |
| ·系统数字控制微处理器NiosⅡ介绍 | 第23-26页 |
| ·NiosⅡ软核处理器系统简介 | 第23-24页 |
| ·NiosⅡ软核处理器的特性 | 第24-25页 |
| ·Avalon总线结构与特点 | 第25-26页 |
| ·基于SOPC的功率因数校正系统总体方案设计 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第三章 功率因数校正系统硬件电路设计与实现 | 第28-39页 |
| ·PFC主电路设计 | 第28-30页 |
| ·设计目标 | 第28页 |
| ·系统主电路主要元器件选择 | 第28-30页 |
| ·FPGA芯片选型及相应配置电路 | 第30-34页 |
| ·FPGA芯片选型 | 第30页 |
| ·FPGA相应配置电路 | 第30-34页 |
| ·FPGA外围硬件模块设计 | 第34-38页 |
| ·电压电流采集电路设计 | 第34-36页 |
| ·A/D采样转换电路设计 | 第36-37页 |
| ·驱动电路设计 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 NiosⅡ软核设计与控制系统实现 | 第39-59页 |
| ·AD采集控制存储模块的FPGA实现 | 第39-44页 |
| ·AD采集控制存储模块总体结构 | 第39-40页 |
| ·AD采集控制存储模块设计原理与仿真结果 | 第40-44页 |
| ·分频器模块实现 | 第44-45页 |
| ·双环PI控制器实现 | 第45-50页 |
| ·数字PI控制原理 | 第45-46页 |
| ·双环PI控制器设计 | 第46-50页 |
| ·双环PI控制器的FPGA实现 | 第50页 |
| ·基于SOPC Builder的NiosⅡ软核构建 | 第50-55页 |
| ·硬件开发环境概述 | 第50-51页 |
| ·NiosⅡ软核构建 | 第51-55页 |
| ·系统软件编程 | 第55-57页 |
| ·本章小结 | 第57-59页 |
| 第五章 仿真与实验结果分析 | 第59-65页 |
| ·系统仿真与结果分析 | 第59-62页 |
| ·系统实验与结果分析 | 第62-64页 |
| ·本章小结 | 第64-65页 |
| 第六章 结论与展望 | 第65-67页 |
| ·主要工作内容及创新点 | 第65页 |
| ·进一步工作展望 | 第65-67页 |
| 参考文献 | 第67-70页 |
| 附录A | 第70-71页 |
| 附录B | 第71-72页 |
| 致谢 | 第72-73页 |
| 攻读硕士学位期间发表的学术论文目录 | 第73页 |